2.Analog
小柒的博客
学而不思则罔 思而不学则殆
展开
-
三极管大全
三极管参数大全三极管参数大全1型号耐压(V) 电流(A) 功率(W) 型 号 耐压(V) 电流(A) 功率(W)B857 70V 4A 40W BU2508A 1500V 8A 125WBU2508AF 1500V 8A 45WBU2508DF 1500V 8A 45W BU2520AF 1500V 10A 45WBU2520AX 1500V 10A 45WBU2520DF转载 2014-07-29 09:44:58 · 7553 阅读 · 0 评论 -
22.allegro中PCB打印设置
1.--2.3.4. ----原创 2015-03-30 18:24:11 · 5779 阅读 · 0 评论 -
allegro 颜色设置
1.--或者:2.--3.--4.5.6.7.8.9.10. --11.颜色保存:-- 12.板子做好后,visibility查看原创 2015-03-25 12:50:55 · 7922 阅读 · 0 评论 -
cadence原理图上
一、库管理1.打开原理图,,按键盘P键在目标库下可以直接收索需要的元件,则可直接找到 在原理图中放置器件时,结束放置快捷键:Esc双击后,可自动将该元件对应的库添加到你的库中,该方法找元件效果好^_^二、放置元件,电源及地 快捷键 g 三、放置连接线注意点:1走线时默认是90°的,若原创 2015-03-23 15:46:53 · 2466 阅读 · 0 评论 -
cadence原理图下
一、平坦式原理图与分页式原理图 1 和2为平坦式原理图,平等1和3为分页式原理图 有上下关系------------------------------------1.平坦式原理图每张原理图地位是相等的,,兄弟关系----- 平坦式原理图,图与图的入口该连接添加:同原创 2015-03-23 19:55:23 · 1996 阅读 · 0 评论 -
cadence原理图,环境设置
简述cadence原理图环境设置原创 2015-03-23 10:39:20 · 2617 阅读 · 0 评论 -
cadence原理图后续
一、网表输出 1.自动编号输出网表前,不能有问号--效果:---- --效果: 2.DRC检查输出网表前需要DRC检查 3.网表输出 二、生成BOM表法1:法2:原创 2015-03-24 17:51:02 · 1409 阅读 · 0 评论 -
cadence.自定义焊盘的创建
一、自定义图形焊盘 1.设置环境(面板大小,格点)---------圆形Shape > Circular----两个DRC错误,证明图形重合了,将图形复合一下:---椭圆类焊盘创建数据文件:-------打开 Pad De原创 2015-03-24 17:53:56 · 2919 阅读 · 0 评论 -
cadence.封装1
简述cadence焊盘制作,元件封装制作原创 2015-03-24 14:23:31 · 1805 阅读 · 0 评论 -
14.allegro.PCB设计前工作[原创]
一、设置板子大小-------板子边框2种设置outline方法,创建2个KI,两个keepin,,r:允许布线区;p允许摆放元件的区域法一:直接添加线①Board Geometry(最外(板子大小))-----②Package keepin(次小)允许摆放元件的区域-------原创 2015-03-25 16:30:34 · 814 阅读 · 0 评论 -
cadence创建元器件
简述cadence元器件创建的几种方法原创 2015-03-22 20:18:04 · 5533 阅读 · 0 评论 -
20.allegro.铺铜
简述allegro几种不同的铺铜方法原创 2015-03-26 08:37:10 · 2805 阅读 · 0 评论 -
21.allegro下鼠标形状设置
1.---------- ---原创 2015-03-26 08:40:26 · 1044 阅读 · 0 评论 -
PN结讲解
5.低于二极管,其内部就是一个PN结,下面说下正偏与反偏内在原理:电流的阻塞也就是PN结的阻塞,单纯的半导体导电效果是相当好的,刚开始没有PN结,由于扩散运动远大于漂移运动,当形成呢电长后两种运动得到了动态平衡,并且形成了PN结,PN结形成的过程中扩散运动,呈现的电流是向右,当内部电场慢慢形成的过程中,少子漂移运动加大,内部电场的形成,是因为N区被中和掉了电子,呈现高电压(负电荷不够),P区被中和掉了空穴,呈现低压(正电荷不够),当在P端加正电压,N端加负电压,这样电荷可以远远不断的补充过来,所谓的原创 2014-11-10 12:07:36 · 6337 阅读 · 0 评论 -
模电之运放篇
集成运放小解(一)我们首先要去理解虚短、虚断。这是构成运放的始终①虚断:2、3两点之间断路,无电流(多少有点)虚短:2、3两点电压一样,无压差(多少有点)②为什么运放会存在虚断、虚短?我们拿常用的CA3130来讲 这是CA3130的内部电路芯片内部电路可分3部分1.左上部分是一个高输入阻抗电流源(2级)原创 2014-11-18 10:41:41 · 3068 阅读 · 0 评论 -
LM358电流检测电路
------------------------------------------------------------------------------------------------------------------------------------------转载 2014-12-23 19:22:55 · 24563 阅读 · 1 评论 -
allegro环境设置
一、菜单简介--- 分割电源,分割平面--------------------------------------------------------------------------------------------原创 2015-03-25 12:04:05 · 1819 阅读 · 0 评论 -
16.allegro元件手动摆放[原创]
一、手动摆放-----一个个摆放二、全局设置---这里都是全局的显示信息三、快速摆放所有元件-- ------------原创 2015-03-25 16:53:47 · 2304 阅读 · 0 评论 -
15.导入网表及status介绍[原创]
一、导入网表在导入网表之前你的封装需确认是在你的封装路径下建立Board工程后:①②③④放置器件⑤(切记,封装路径一定要添加) 二、status介绍---(常用) -----------------------原创 2015-03-25 16:30:53 · 711 阅读 · 0 评论 -
17.allegro导入导出[原创]
一、从一张现成的PCB中导出元件封装到库中-----二、①规则 ②元件摆放位置信息导出 这个时候我们在新建的电路板上:① 导入记事文档----到如后:系统本来默认的是双层,这个时候变成六层--单击约束管理器原创 2015-03-25 17:33:38 · 2437 阅读 · 0 评论 -
cadence.通孔类封装创建
1.打开Pad Designer-----------------OK-----------回到Pad Designer internal:不管是几层板,中间层用这个就可以了;-------------创建封装:这次试用封装向导来创建原创 2015-03-25 12:27:18 · 3104 阅读 · 0 评论 -
18.allegro区域约束规则设置
一、线宽和线间距-------------------然后再电路板上创建一个区域---------------- ----原创 2015-03-25 17:53:50 · 1568 阅读 · 0 评论 -
19.allegro过孔设置[原创]
一、根据线宽设置过孔在规则管理器下---------------- 二、设置原点法1:----法二:然后鼠标点选---option栏目在哪?--- ----------------------原创 2015-03-25 18:22:19 · 5684 阅读 · 0 评论