- 博客(2)
- 收藏
- 关注
RSS订阅原创 异步FIFO的Verilog代码实现_包含将满和将空判断信号
FIFO（First In First Out，即先入先出），是一种数据缓冲器，用来实现数据先入先出的读写方式。FIFO存储器主要是作为缓存，应用在同步时钟系统和异步时钟系统中，在很多的设计中都会使用，如多比特数据做跨时钟域处理，前后带宽不同步等都用到了FIFO。
2023-10-08 20:23:07
797
异步FIFO的Verilog代码实现-包含将满和将空判断信号
异步fifo的verilog实现 该资源是实现了的通过异步fifo进行跨时钟域传输的Quartus2工程,在不同的时钟域进行fifo数据读写,并用读写地址的格雷码判断fifo空满产生以及将空将满信号产生。
2023-10-09
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人