cuiyan1982的专栏

永远相信美好的事情即将发生

Linux内核-内存-硬件高速缓存和TLB原理

原文地址:https://blog.csdn.net/jay14/article/details/54074553

硬件高速缓存和TLB原理

基本概念

  1. 硬件高速缓存的引入是为了缩小CPU和RAM之间的速度不匹配,高速缓存单元插在分页单元和主内存之间,它包含一个硬件高速缓存内存和一个高速缓存控制器。高速缓存内存存放内存中真正的行。高速缓存控制器存放一个表项数组,每个表项对应高速缓存内存中的一个行,如下图:

    高速缓存

  2. 除了通用硬件高速缓存,80x86处理器还包含了另一个称为转换后援缓冲器或TLB(Translation Lookaside Buffer)的高速缓存用于加快线性地址的转换。TLB是一个小的、虚拟寻址的缓存,其中的每一行都保存着一个由单个页表条目组成的块。

原理

下面通过一个具体的地址翻译示例来说明缓存和TLB的原理(注意:这是简化版的示例,实际过程可能复杂些,不过原理相同),地址翻译基于以下设定:

  • 存储器是按字节寻址的
  • 存储器访问是针对1字节的字的
  • 虚拟地址(线性地址)是14位长的
  • 物理地址是12位长的
  • 页面大小是64字节
  • TLB是四路组相连的,总共有16个条目
  • L1 Cache是物理寻址、直接映射的,行大小为4字节,总共有16个组

下面给出小存储系统的一个快照,包括TLB、页表的一部分和L1高速缓存

虚拟地址(TLBI为索引):

虚拟地址

TLB:四组,16个条目,四路组相连(PPN为物理页号):

TLB

页表:只展示前16个页表条目(PTE)

页表

物理地址(CO为块偏移):

物理地址

高速缓存:16个组,4字节的块,直接映射

高速缓存

基于以上的设定,我们来看下当CPU执行一条读地址0x3d4(虚拟地址)处字节的加载指令时发生了什么:

  • 从0x3d4中取出如下几个字段: 
    1. TLBT: 0x03
    2. TLBI: 0x03
    3. VPN: 0x0F
    4. VPO: 0x14
  • 首先,MMU从虚拟地址中取出以上字段,然后检查TLB,看它是否因为前面的某个存储器的引用而缓存了PTE0x0F的一个拷贝。TLB从VPN中抽取出TLB索引(TLBI:0x03)和TLB标记(TLBT:0x03),由上面的TLB表格可知,组0x3的第二个条目中有效匹配,所以命中,将缓存的PPN(0x0D)返回给MMU。
  • 将上述的PPN(0x0D)和来自虚拟地址的VPO(0x14)连接起来,得到物理地址(0x354)。
  • 接下来,MMU发送物理地址给缓存,缓存从物理地址中取出缓存偏移CO(0x0)、缓存组索引CI(0x5)以及缓存标记CT(0x0D)。
  • 从上面高速缓存表格中可得,组0x5中的标记与CT相匹配,所以缓存检测到一个命中,读出在偏移量CO处的数据字节(0x36),并将它返回给MMU,随后MMU将它传递回CPU。

以上只分析命中的情况。


阅读更多
个人分类: 大页内存
上一篇Hugepages详解
下一篇DG归档传输报 ORA-16191
想对作者说点什么? 我来说一句

没有更多推荐了,返回首页

关闭
关闭