Linux内核-内存-硬件高速缓存和TLB原理

转载 2018年04月16日 19:41:31

原文地址:https://blog.csdn.net/jay14/article/details/54074553

硬件高速缓存和TLB原理

基本概念

  1. 硬件高速缓存的引入是为了缩小CPU和RAM之间的速度不匹配,高速缓存单元插在分页单元和主内存之间,它包含一个硬件高速缓存内存和一个高速缓存控制器。高速缓存内存存放内存中真正的行。高速缓存控制器存放一个表项数组,每个表项对应高速缓存内存中的一个行,如下图:

    高速缓存

  2. 除了通用硬件高速缓存,80x86处理器还包含了另一个称为转换后援缓冲器或TLB(Translation Lookaside Buffer)的高速缓存用于加快线性地址的转换。TLB是一个小的、虚拟寻址的缓存,其中的每一行都保存着一个由单个页表条目组成的块。

原理

下面通过一个具体的地址翻译示例来说明缓存和TLB的原理(注意:这是简化版的示例,实际过程可能复杂些,不过原理相同),地址翻译基于以下设定:

  • 存储器是按字节寻址的
  • 存储器访问是针对1字节的字的
  • 虚拟地址(线性地址)是14位长的
  • 物理地址是12位长的
  • 页面大小是64字节
  • TLB是四路组相连的,总共有16个条目
  • L1 Cache是物理寻址、直接映射的,行大小为4字节,总共有16个组

下面给出小存储系统的一个快照,包括TLB、页表的一部分和L1高速缓存

虚拟地址(TLBI为索引):

虚拟地址

TLB:四组,16个条目,四路组相连(PPN为物理页号):

TLB

页表:只展示前16个页表条目(PTE)

页表

物理地址(CO为块偏移):

物理地址

高速缓存:16个组,4字节的块,直接映射

高速缓存

基于以上的设定,我们来看下当CPU执行一条读地址0x3d4(虚拟地址)处字节的加载指令时发生了什么:

  • 从0x3d4中取出如下几个字段: 
    1. TLBT: 0x03
    2. TLBI: 0x03
    3. VPN: 0x0F
    4. VPO: 0x14
  • 首先,MMU从虚拟地址中取出以上字段,然后检查TLB,看它是否因为前面的某个存储器的引用而缓存了PTE0x0F的一个拷贝。TLB从VPN中抽取出TLB索引(TLBI:0x03)和TLB标记(TLBT:0x03),由上面的TLB表格可知,组0x3的第二个条目中有效匹配,所以命中,将缓存的PPN(0x0D)返回给MMU。
  • 将上述的PPN(0x0D)和来自虚拟地址的VPO(0x14)连接起来,得到物理地址(0x354)。
  • 接下来,MMU发送物理地址给缓存,缓存从物理地址中取出缓存偏移CO(0x0)、缓存组索引CI(0x5)以及缓存标记CT(0x0D)。
  • 从上面高速缓存表格中可得,组0x5中的标记与CT相匹配,所以缓存检测到一个命中,读出在偏移量CO处的数据字节(0x36),并将它返回给MMU,随后MMU将它传递回CPU。

以上只分析命中的情况。


进程与内存9-高速缓存4(硬件高速缓存)

这篇主要是讲cache的基础知识,从网上也可以搜到相关的。 Cache的作用: 为了缩小cpu和ram之间的速度不匹配,引入了硬件高速缓存内存。它基于著名的局部性原理。 Cache的分类: a. 统一...
  • xxxxxlllllxl
  • xxxxxlllllxl
  • 2013-12-25 15:25:22
  • 1478

TLB与cache的深入分析

一)TLB 1)TLB的概述 TLB是一个内存管理单元用于改进虚拟地址到物理地址转换速度的缓存. TLB是位于内存中的页表的cache,如果没有TLB,则每次取数据都需要两次访问内存,即查页表获...
  • fivedoumi
  • fivedoumi
  • 2014-06-17 14:56:30
  • 5610

虚拟内存,MMU/TLB,PAGE,Cache之间关系

虚拟地址VA到物理地址PA以页page为单位。通常page的大小为4K。物理页面成为page frame。 查看应用程序进程的地址空间,可以看到分为很多段,比如代码段(只读)、数据段(读写)、堆、...
  • a747lulu747
  • a747lulu747
  • 2013-08-07 10:31:44
  • 1157

TLB工作原理

TLB - translation lookaside buffer 快表,直译为旁路快表缓冲,也可以理解为页表缓冲,地址变换高速缓存。 由于页表存放在主存中,因此程序每次访存至少需要两次:一次访存获...
  • hulihong
  • hulihong
  • 2014-02-11 11:33:19
  • 17121

Linux kernel和TLB

TLB - translation lookaside buffer 快表,直译为旁路快表缓冲,也可以理解为页表缓冲,地址变换高速缓存。 由于页表存放在主存中,因此程序每次访存至少需要两次:一次访...
  • kickxxx
  • kickxxx
  • 2013-03-29 16:59:21
  • 3196

硬件高速缓存&TLB

硬件高速缓存是通过高速缓存行寻址的。L1_CACHE_BYTES宏产生以字节为单位的高速缓存行的大小。 为了使高速缓存的命中率达到最优化,采取下列决策: 一个数据结构中最常用使用的字段放在该数据结...
  • u012681083
  • u012681083
  • 2015-10-15 17:22:33
  • 532

《深入理解计算机系统》笔记(二)内存和高速缓存的原理【插图】

《深入计算机系统》笔记(一)主要是讲解程序的构成、执行和控制。接下来就是运行了。我跳过了“处理器体系结构”和“优化程序性能”,这两章的笔记继续往后延迟!     《深入计算机系统》的一个很大的用处是...
  • hherima
  • hherima
  • 2013-05-17 16:50:46
  • 5589

虚拟存储器和高速缓存总结

概述 为了更加有效的管理存储器并且少出错,现代操作系统提供了一种对主存的抽象,叫做虚拟存储器。虚拟存储器是被应用程序所意识和使用的。也就是说,它是被抽象出来的,虚拟出来的主存。所以,从应用程序的层...
  • chen98765432101
  • chen98765432101
  • 2017-02-05 16:06:28
  • 805

处理器高速缓存和TLB控制

处理器高速缓存和TLB控制小结
  • aixiaoxiaoyu
  • aixiaoxiaoyu
  • 2016-07-20 07:12:26
  • 877

MMU和cache详解(TLB机制)

转载地址:http://blog.csdn.net/chinesedragon2010/article/details/5922324 1.      MMU MMU:memory man...
  • qq_21792169
  • qq_21792169
  • 2016-05-03 12:38:10
  • 9341
收藏助手
不良信息举报
您举报文章:Linux内核-内存-硬件高速缓存和TLB原理
举报原因:
原因补充:

(最多只允许输入30个字)