dajunzhi的博客

原创 vimscript

原创 irun+simvision

原创 hamming code汉明码

hamming code; 汉明码

原创 【无标题】

最小的transmitter：①data lane module：单向的master，HS-TX,LP-TX和CIL-MFEN ②clock lane module：单向的master，HS-TX, LP-TX和CIL-MCNN。2.Protocol Layer（协议层）：协议层由几层组成，每层都有不同的作用。D-PHY有一个clock lane和多个或一个数据lane，需要支持时钟通道的连续的clock信号，也需要支持非连续的clock行为。csi有两种，一种是D-Phy，一种是C-Phy。

原创 读raw文件

row=1200;col=1600;filename= ‘DoubleByte_ave.raw’ ;f=fopen(filename,‘r’);image=fread(f,[col,row],‘uint16’);image=image’;figure(1);%subplot(2, 2, 1), imshow(image1), title(‘原图像’);imtool(image,[]), title(‘原图像’);

原创 【无标题】python读excel

主要是excel读数据之后，把数据赋出去之后会有联动的情况，打破这种联动，需要使用copy这个功能（data_frame_copy=data_frame.iloc[:,:].copy()）,这种赋值方式时，data_frame_copy改变，data_frame不会更着变。

原创 【无标题】#1step

system verilog #1step的含义

原创 shell sed传参

shell sed 传参

转载 word编译公式下划线转义

word下角标

原创 raw图变彩图

插值raw变彩图

原创 lacth的产生

latch

原创 module .do文件的生成和运用

首先生成.do文件可以修改该文件，将需要dump下来的数据写进去再load进来

原创 txt文件读进rtl中（modelsim）

parameter LEN = 16,HIGHT = 1600,ADDR_LEN = 10,//ALL_DATA = 12;ALL_DATA = 1920000; //1200*1600reg [LEN-1 : 0] mem [0 : ALL_DATA-1];//reg [4 : 0] mem2 [0 : 8];//reg [10 : 0] data1, data2;initial begin//$readmemh("./data/raw_data.txt",memory1);data1

原创 安装modelsim

安装的时候选否系统变量设置

原创 读raw数据

image_path= ‘DoubleByte_ave.raw’ ;image_width=1600;image_height=1200;fid=fopen(image_path,‘r’);image = fread( fid, ‘uint8=>uint16’);image_raw = image(1:2:end) + image(2:2:end)*256;image = reshape(image_raw, image_width, image_height)’;% image2 =

原创 Matlab读写文件

读文件fid=fopen(‘.dat’,’r,);x=fscanf（fid，‘%g’);x1=x(i);%i是变量，x中第几个值赋给x1写文件，写字符串fid=fopen(‘.dat’,’wt’);saveREsult=(‘pixel_x=‘,num2str(pixel_x),’\n’);fprintf(fid,saveResult);

原创 多filelist编译

先用vlogan把所有的filelist吃进去，然后再用vcs来编译，其中audio_iram_topcfg是顶层（顶层.v文件记得把.v去掉）

原创 amba总线笔记

1.把amba的总线协议下下来2.能把ahb，apb，axi的行为复述出来。3.能将其区分开来，知道各种优缺点

原创 vim技巧

gf,跳到目标文件：1b， 返回filelist

原创 verdi和vcs

在Verdi中看波形和代码：vcs设置：加-kdb开波形：后面加波形文件，.fsdb借助verdi制作filelist文件：

原创 synophys usb3.0 databook阅读笔记(3.30b)

2021.6.18hm -> AHB Master clock domain -> bus_clk_earlyhs -> AHB Slave clock domain -> bus_clk_earlynativd master -> bus_clk_early clock domain, native mater模式是什么意思?pipe3_reset_n ->(synchronous clock) 根据DWC_USB3_

原创 verdi打开filelist

根据filelist来判断rtl的连接：verdi -sv -f filelist.f

原创 柱状图

############### data:2021.4.9 ############################################## function:数据分布柱状图 ###############################from openpyxl import load_workbook, Workbookimport matplotlib.pyplot as plt#文件路径filepath = r'D:\work\pyth

原创 散点图

############### data:2021.4.12 ############################################## function:数据分布散点图 ###############################from openpyxl import load_workbook, Workbookimport matplotlib.pyplot as .

原创 折线图

############### data:2021.4.12 ############################################## function:数据分布折线图 ###############################from openpyxl import load_workbook, Workbookimport matplotlib.pyplot as plt

原创 柱状图

############### data:2021.4.9 ############################################## function:数据分布柱状图 ###############################from openpyxl import load_workbook, Workbookimport matplotlib.pyplot as plt#文件路径filepath = r'D:\work\pyth

原创 生成柱状图（x轴为字符串）

############### data:2021.4.9 ############################################## function:数据分布柱状图,横坐标数据为字符串 ###############################from openpyxl import load_workbook, Workbookimport matplotlib.pyplot as pltimpor

原创 生成饼状图

############### data:2021.4.9 ############################################## function:数据分布饼状图 ###############################from openpyxl import load_workbook, Workbookimport matplotlib.pyplot as plt#参数划分为小于5%（pie_num1)，5%~10%(pie_

原创 python处理数据，均值，偏差，占比

############### data:2021.4.8 ############################################## function:数据分析 ###############################from openpyxl import load_workbook, Workbook#文件路径filepath = r'D:\work\python_work\eswin\song_1\statisti

原创 python生成随机数

############### data:2021.4.8 ############################################## function:生成一组随机数 ###############################from openpyxl import load_workbook, Workbookimport random#wb = load_workbook('./statistics.xl

原创 看log

在跑netlist编译的时候，log显示在0.00时刻有timing violation(时序问题），那么问题就出在register初始状态，即initreg_netlist_config(寄存器初始化）有问题，可以修改这个来看看能不能解决问题log很重要...

原创 scanf问题

https://blog.csdn.net/sinat_36101354/article/details/54411493scanf函数问题

原创 define和undefine

头前define，结尾undefine避免define的东西影响别人

原创 mingw-w64安装

安装包：https://sourceforge.net/projects/mingw/postdownloadhttps://blog.csdn.net/qq_36731677/article/details/54608772

原创 python三方插件

python三方插件https://www.lfd.uci.edu/~gohlke/pythonlibs/https://www.cnblogs.com/NISUN/p/9156482.htmlcmd文件位值pip install 安装包名

原创 LVDS

这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入欢迎使用Markdown编辑器你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar

原创 I2C sda毛刺

I2C sda毛刺在master向slave传输8bit数据之后，sda控制权交由slave，此时slave控制sda发送一个ack反馈信号，sda为低电平信号，在经过sclk为高时接收到sda的低电平信号，在sclk变为低电平时，sda控制权交回到master，在交回过程中有一小段时间sda处于既不由master又不为slave控制的空闲阶段，在空闲阶段sda默认为高电位，如果master要马上传输低电平，sda将由高电平转为低电平，会存在一个小的毛刺。sda空闲情况，默认电压为高电平欢迎使用Mar

原创 D触发器输出

D触发器的输出有些需要注意到的地方。首先以下面的东西做个例子，一个7位计数器，有一个控制计数端en，en控制计数的起始发生。我们目标电路的波形图我们设为：这个原理图是错误的，首先输出结果是从1开始的，不是从0开始计数的；其次在cnt为3时，3传输回到D触发器，在第五个上升沿处，D触发器输出3，然后此刻en为低电平（在D触发器输出结果后en就是采到0，在D触发器工作过程中en为1），则此刻cnt输出结果为3，且3应该保持到第7个上升沿处，在第七个上升沿处cnt发生变化，cnt变为4.根据波形图，可

原创 阻塞赋值和非阻塞赋值的区别

在阻塞赋值和非阻塞赋值问题当中有一个概念叫做正规延迟和内定延迟，这是两个比较重要的概念。其中正规延迟是指延迟信号在赋值语句之外，#N sun=a+b.（#N sun<=a+b）正规延迟的定义为，在T时刻满足赋值语句执行的条件时，需要在T+N时刻正式执行，也就是说，如果在时序电路中，满足具体情况之后还需要在等待N时刻才能完成执行，且执行时数据为T+N时刻数据。always () #1.5 y=x;always () #1.5 y<=x;他们的结果是一样的内定延迟可表示为: sun=

转载 阻塞赋值与非阻塞赋值

https://wenku.baidu.com/view/74f85228ed630b1c59eeb51c.html)欢迎使用Markdown编辑器你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。新的改变我们对Markdown编辑器进行了一些功能拓展与语法支持，除了标准的Markdown编辑器功能，我们增加了如下几点新功能，帮助你用它写博客：全新的界面设计 ，将会带来全新