![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ZYNQ
零下一万度的定格
这个作者很懒,什么都没留下…
展开
-
ZYNQ研究----(7)开发板启动方式汇总
创龙的ZYNQ开发板可以使用以下几种模式启动: JTAG MODE:010101,DEBUG 模式。 QUAD-SPI:100101,QSPI FLASH 启动模式。 SD CARD:101001,SD 卡启动模式。数字为拨码开关对应数值。首先研究SPI FLASH启动(1)拨码开关打到100101;(2)开发板上电,观察串口打印数据,会显示BOOT/UBOOT/KERNAL的启动过程;(3)尝试自己向FLASH下载程序,确认JTAG下载器驱动已安装,Vivado工作正原创 2021-04-22 19:29:09 · 550 阅读 · 0 评论 -
ZYNQ研究----(6)linux系统移植-1
环境:创龙ZYNQ7100开发板+光盘资料ZYNQ7100芯片内部包含了一个双核ARM,使用裸机程序跑一些测试程序还行,正式产品的话,不跑操作系统就是对资源的浪费,因此从这一章节开始进行linux系统的移植,后续开发均基于FPGA PL+ARM Linux系统展开。第一步,基于windows操作系统安装虚拟机vmware14.1.1,见光盘资料第二步,基于虚拟机安装 Ubuntu14.04.3 操作系统,见光盘资料第三步,基于FLASH例程完成LED/KEY/NET/FAN的测试(拨码开关打原创 2021-01-14 17:25:41 · 569 阅读 · 0 评论 -
ZYNQ研究----(5)解决xilinx sdk debug不能在BSP库函数设置断点的方法
使用SDK默认的编译选项,编译、debug后,某些BSP库的.c文件不能打断点,会提示:Multiple markers at this line - Line breakpoint: xadapter.c [line: 215] failed to plant: Unresolved source line information - Line breakpoint: xadapter.c [line: 215]且Debug单步调试走的是汇编语言,因此怀疑是编译优化的原...原创 2020-07-29 13:41:48 · 6425 阅读 · 8 评论 -
ZYNQ研究----(4)7100 裸跑LWIP协议栈 更改为UDP通信方式
硬件环境:创龙TLZ7XH-EVM开发板软件环境:VIVADO 2017.4详细的例化过程和SDK创建见上一个文章,此处实现以太网UDP协议。main函数中,加入以下代码 user_udp_init(); /* receive and process packets */ while (1) {// if (TcpFastTmrFlag) {// tcp_fasttmr();// TcpFastTm...原创 2020-07-29 09:38:43 · 1029 阅读 · 0 评论 -
ZYNQ研究----(3)7100 裸跑LWIP协议栈
硬件环境:创龙TLZ7XH-EVM开发板软件环境:VIVADO 2017.41、调用ZYNQ核查开发板原理图,MIO16-27为以太网接口52、53为MDIO接口,配置如下使能串口1,选择12-13,如下其他不用改,直接生成bit文件,导出到硬件,启动SDK2、在SDK中,创建一个lwIP Echo Server工程,什么都不改,直接编译,下载,需要注意,因为没有调用任何PL资源,因此可以不用下载FPGA3、全速运行,打开串口CTR,观察串口打印信息,发现卡在网络..原创 2020-07-28 20:17:33 · 2215 阅读 · 5 评论 -
ZYNQ研究----(2)基于开发板制作串口测试程序
硬件环境:TLZ7100开发板软件环境:Vivado 2017.4工程功能:(1)创建工程,加入IO控制,串口通信 (2)IO控制方法有MIO、EMIO、AXI总线接口 (3)加入串口,使用串口发送指令,控制不同的LED亮灭暂定串口指令格式:<1,on> <1,off>IO控制路数:LED1 A24LED2 C7LED3 H8其中...原创 2020-05-12 13:50:10 · 987 阅读 · 0 评论 -
ZYNQ研究----(1)开发板首次使用
硬件环境:TLZ7100开发板软件环境:Vivado 2017.4软件工程:tl-axi-gpio-led-demo基本功能:使用PL例化AXI接口控制LED灯准备:开发板拨码开关打到010101(1为NO)并上电启动由于例程已经完成了.hdf文件和.bit文件的生成,因此跳过vivado对PL工程的编译,上图为PL工程的一个DDR配置,与硬件相关,后续都需要配置,此处可忽略。打开"Xilinx\SDK\2017.4\bin\xsct.bat"输入cd C:/All-P.原创 2020-05-11 10:53:54 · 862 阅读 · 0 评论