![](https://img-blog.csdnimg.cn/20201014180756930.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ARM
dean_gdp
这个作者很懒,什么都没留下…
展开
-
lmbench3 完整移植
首先,下载一份源代码:http://www.bitmover.com/lmbench/get_lmbench.html然后解压。export PATH=$PATH:/opt/freescale/usr/local/gcc-4.6.2-glibc-2.13-linaro-multilib-2011.12/fsl-linaro-toolchain/bin/修改scripts/os,sc原创 2017-04-19 20:44:58 · 2934 阅读 · 0 评论 -
lmbench3 lat_mem_rd的测试结果记录
默认情况下,L1 cache/L2cache都打开:/ # lat_mem_rd 128M"stride=1280.00049 4.0190.00098 4.0190.00195 4.0190.00293 4.0190.00391 4.0190.00586 4.0190.00781 4.0190.00977 4.0190.01172 4.0190原创 2017-04-19 21:11:14 · 4855 阅读 · 2 评论 -
imx6q ARM cotex-A9 参考手册
最近在研究imx6q这款ARM的PMU,cache等,遇到了一些问题。也找到很多参考手册,特别是DDI0406C_C_arm_architecture_reference_manual.pdf这个详细介绍cotex-A9的体系架构。64位ARM芯片使用v8体系架构,参考文档:DEN0024A_v8_architecture_PG.pdf这些文档都可以在官网上注册下载。原创 2017-04-19 21:16:23 · 5189 阅读 · 0 评论 -
make menuconfig关闭imx6q开发板的L1 cache/L2 cache
最近在做一些cache测试,需要关闭L1/L2 cache。ARM的内核关于cache的配置做得比较完善,可以通过menuconfig配置。System Type-》Disable I-Cache //L1 I-cacheSystem Type-》Disable D-Cache //L1 D-cacheSystem Type-》Enable the L2x0 outer ca原创 2017-04-19 21:25:09 · 1953 阅读 · 0 评论 -
解决perf在imx6q上读写PMU event counter都是零
最近在用perf分析性能,在imx6q上验证PMU event采样,发现cache-misses等硬件事件计数都是0,瞬间崩溃。傻乎乎分析啦perf代码,感觉应该不是perf代码原因,到freescale官网上找到一片类似的问题:https://community.nxp.com/thread/302685http://stackoverflow.com/questions/22567原创 2017-04-19 21:00:37 · 2184 阅读 · 2 评论