CHES 2022 issue-3文章总结

来源：https://ches.iacr.org/2022/acceptedpapers.php
简要分类：

分类	文章编号
后量子密码软硬件加速相关	3
侧信道攻防相关	2,4-15
同态相关	无

1. A Security Model for Randomization-based Protected Caches

Jordi Ribes-González; Oriol Farràs; Carles Hernández; Vatistas Kostalabros; Miquel Moretó
Universitat Rovira i Virgili; Universitat Politècnica de València; Barcelona Supercomputing Center

问题与挑战

1. 缓存侧信道攻击：攻击者可以通过测量访问延迟和缓存争用来学习有关并行运行进程的敏感信息，这导致了多种微架构攻击。
2. 现有保护措施的局限性：现有的随机化保护缓存（RPCs）在安全性方面存在疑问，需要更正式的安全定义和分析。

主要工作

1. 安全模型的提出：提出了一种针对基于随机化的受保护缓存的安全模型，定义了针对访问侧信道攻击的安全属性。
2. 安全属性的分析：分析了RPCs的安全属性，并提供了选择重密钥周期、密钥生成算法和缓存随机化器的策略，以保证安全性。

创新点

1. 形式化安全定义：首次提出了基于游戏方法的RPCs安全定义，类似于密码学安全定义。
2. 多时期安全性：考虑了跨多个时期的安全性，提供了在有噪声条件下的安全性分析。
3. 伪随机性的新定义：为缓存随机化函数和重密钥算法提供了伪随机性的定义。

主要贡献

1. 安全模型的建立：提出了一个针对RPCs的安全模型，包括单时期和多时期的安全性定义。
2. 安全性分析：提供了在理想和非理想情况下，RPCs的安全性分析，包括在有噪声条件下的分析。
3. 性能影响评估：使用缓存模拟器评估了重密钥周期对处理器性能的影响。

结果

• 通过实验验证了所提出安全模型的有效性，并展示了在不同噪声水平下的安全性。
• 证明了通过适当选择参数，可以在保证安全性的同时，对性能的影响控制在可接受范围内。

后续工作建议

• 考虑偏斜缓存的RPCs：研究在偏斜缓存上工作的RPCs，以及它们如何提高重密钥周期的安全性。
• 改进安全界限：寻找更紧密的界限，特别是对于RAND替换策略和噪声场景。
• 多目标攻击：研究多目标攻击情况下的安全定义，以及如何适应不同的攻击者目标。
• 其他攻击类型的安全性分析：分析针对需要更多权限的攻击（如基于时间的攻击）的安全性。

2. When the Decoder Has to Look Twice: Glitching a PUF Error Correction

Jonas Ruchti; Michael Gruber; Michael Pehl
Technical University of Munich, Munich, Germany

问题与挑战

• PUF安全性问题：随着物理不可克隆函数（PUF）作为存储加密密钥的替代方案越来越受到关注，针对PUF的侧信道和故障攻击研究也开始受到关注。然而，目前尚未展示针对PUF设备内部错误校正机制的故障注入攻击。
• 错误校正的脆弱性：PUF基于密钥存储系统需要依赖错误校正码（ECC）来从噪声中恢复稳定的秘密。但ECC解码器本身可能受到侧信道攻击，且针对PUF错误校正的故障注入分析（FIA）尚未被探索。

主要工作

• 故障注入攻击理论模型：提出了一种针对错误校正方案的故障注入分析的理论模型。
• 硬件实现与攻击演示：在FPGA上实现了一个硬件模糊承诺方案，并演示了一种实际的故障注入攻击，证明了攻击的可行性。

创新点

• 针对PUF错误校正的新攻击向量：展示了一种新的攻击向量，即针对PUF错误校正过程的故障注入攻击，这是之前研究中未被探索的领域。
• 错误校正码的故障效应分析：对错误校正码的故障效应进行了深入分析，并通过实验验证了攻击的有效性。

主要贡献

• 攻击方法的提出与验证：提出了一种新的针对PUF错误校正的故障注入攻击方法，并通过实验在FPGA上验证了其有效性。
• 对现有安全措施的分析：分析了现有安全措施，如码字掩蔽和辅助数据哈希，以及它们在面对新攻击向量时的局限性。

结果

• 攻击成功演示：成功演示了在没有辅助数据操纵的情况下，通过时钟故障注入攻击来恢复PUF密钥。
• 安全措施的局限性：展示了即使在采用码字掩蔽等安全措施的情况下，攻击仍然有效，揭示了这些措施的局限性。
• 实验结果：通过在15个FPGA板上进行的实验，展示了攻击在不同条件下的性能，包括在有PUF噪声和不同硬件实现下的结果。

3. Complete and Improved FPGA Implementation of Classic McEliece

Po-Jen Chen; Tung Chou; Sanjay Deshpande; Norman Lahr; Ruben Niederhagen; Jakub Szefer; Wen Wang
NTU; Academia Sinica; Yale University; Fraunhofer SIT; University of Southern Denmark

问题与挑战

• 系统化公钥矩阵的挑战：在公钥生成过程中，系统化公钥矩阵是最耗时的操作，特别是在Classic McEliece密码系统中。
• 早期中止的效率问题：先前软件实现中使用的早期中止技术在硬件实现中尚未被采用，这影响了常数时间要求和性能。
• 完全符合规范的FPGA实现：现有的硬件实现并不完全符合Classic McEliece提交的规范，缺少封装和解封装模块以及使用种子扩展密钥生成。

主要工作

• 三种系统化算法的提出与评估：提出了混合早期中止系统化器（HEA）、单次通过早期中止系统化器（SPEA）和双次通过早期中止系统化器（DPEA）三种新算法。
• 完整的Classic McEliece FPGA实现：提供了包括密钥生成、封装、解封装以及所有操作的联合设计，符合第三轮Classic McEliece规范。
• 硬件模块的参数化设计：所有硬件模块在编译时都可以通过安全级别和性能参数进行参数化。

创新点

• 早期中止技术的硬件实现：首次在硬件中实现了早期中止技术，以加速系统化过程。
• 算法的优化与改进：对公钥生成和系统化算法进行了优化，显著提高了平均运行时间和时间-面积效率。
• 系统化算法的多样化设计：提供了三种不同的系统化算法，以适应不同的应用场景和性能需求。

主要贡献

• 首次规范兼容的FPGA实现：首次实现了符合NIST规范的Classic McEliece密码系统的FPGA设计。
• 性能显著提升：所提出的设计在平均运行时间和时间-面积效率上均优于先前的系统化设计。
• 资源和性能的平衡：通过设计的不同变体，实现了资源使用和性能之间的有效平衡。

结果

• 性能数据：在Xilinx Artix 7 FPGA上，展示了密钥生成、封装和解封装操作的具体性能数据。
• 资源效率：展示了设计在资源使用上的效率，包括逻辑门、触发器和