最终目的是设计一个具有流水化的CPU.为了方便CPU实现流水化,将SEQ CPU重新安排计算阶段,将PC的计算挪到取指阶段,得到SEQ+ CPU.
SEQ+:重新安排计算阶段
————
重新调整更新PC阶段在一个时钟周期开始时活动,使它计算当前指令的PC的值.下图是SEQ和SEQ+的PC计算的不同之处.
SEQ+中为了计算当前的PC,需要使用寄存器来保存前一个周期产生的信号,如上图所示: plCode, pCnd, pValM, pValC, pValp.
我们发现程序寄存器PC并没有使用硬件寄存器,而是使用了控制逻辑来动态地计算出PC.说明了可以使用一种与ISA隐含着的概念模型不同的方式实现处理器.
SEQ+的硬件结构
————
注*:本篇中的图片均来自本书的官网,我进行了改造(注释和添加),详见http://csapp.cs.cmu.edu/public/figures.html
(Copyright© 2011, Randal E. Bryant and David R. O'Hallaron )
reference:
(版权所有,转载时请注明作者和出处-dennis_fan-http://blog.csdn.net/dennis_fan )