![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
硬件基础
文章平均质量分 96
diamond_biu
day day up!
展开
-
暑期实习准备——牛客Verilog刷题(完结)
暑期实习和秋招准备——Verilog手撕代码原创 2023-03-01 15:27:24 · 3151 阅读 · 0 评论 -
Chipyard BOOM环境搭建
安装chipyardgit clone https://github.com/ucb-bar/chipyard.git./scripts/init-submodules-no-riscv-tools.sh./scripts/build-toolchains.sh riscv-tools # for a normal risc-v toolchainsource ./env.sh安装Rocket-chip generatorgit clone https://github.com/ucb-ba原创 2022-03-17 20:37:21 · 6866 阅读 · 39 评论 -
Verilog学习笔记——入门
Verilog学习笔记01 基本逻辑门代码设计与仿真Veriog基本逻辑门代码结构——以一位反相器为例ModelSim仿真基本流程02 组合逻辑代码设计与仿真——多路选择器二选一逻辑——assign问号冒号语句、always语句块多路选择逻辑——case语句03组合逻辑代码设计与仿真——补码转换和七段译码补码转换七段数码管译码04 时序逻辑代码设计和仿真——计数器和伪随机码发生器计数器4级伪随机码发生器05 时序逻辑代码设计和仿真——秒计数器秒计数器数码管0-9秒循环显示数码管0-59秒循环显示06 时序逻原创 2022-02-16 01:56:58 · 1757 阅读 · 0 评论 -
RISC-V BOOM核学习
来源:RISC-V BOOM documentationRISC-V BOOM核学习The Berkeley Out-of-Oder MachineINTRODUCTIONRV64GCFig. 1 Detailed BOOM Pipeline. ’s denote where the core can be configured.The BOOM PiplineFig. 2 Simplified BOOM Pipeline with StagesBOOM为10级流水线,实际实现为7级:(原创 2022-02-14 01:11:45 · 5382 阅读 · 0 评论 -
Verilog入门——AES实现
AES加密流程介绍AES为分组密码,即将待加密明文分为长度相等的组(AES中分组只能为128位,即16字字),每次加密一组数据直至全部加密完成。加密密钥长度可以为128位、192位、256位,密钥长度不同加密轮数不同。AES密钥长度分组长度加密轮数AES-1284410AES-1966412AES-2568414本文讨论的是AES-128,密钥长度128位,加密轮数10。AES加密的单位是字节,128位明文输入和128位密钥K均被分为16个字原创 2021-02-07 23:11:04 · 10834 阅读 · 5 评论