硬件 - 工具-Cadence-Allegro
DigCore
《帝核》嵌入式开发设计! 【DigCore】【ARM】【RTOS】【IoT】【硬件集成设计】
展开
-
Allegro导入网表报错
文章首发于同名微信公众号:DigCore欢迎关注同名微信公众号:DigCore,及时获取最新技术博文。 E- (SPMHGE-82): Pin numbers do not match between symbol and component. Run dev_check on device file for more information.错误号82:原理图引脚号与封装引脚号对应...原创 2017-11-09 15:41:40 · 11551 阅读 · 0 评论 -
Cadence下设计Title Block时关键字意义和显示内容
关于-----Cadence Title Block-----的设计Design Name 工程名Design File Name 工程所在目录Page Name 页面名Page Size 页面大小Page Number 页面序号Page Count 页面总数RevCode 版本号Page Create Date 页面创建日期Page Create Ti原创 2017-11-09 15:51:40 · 5788 阅读 · 0 评论 -
【原创】【硬件电路】AltiumDesigner18规则检查含义
文章首发于同名微信公众号:DigCore欢迎关注同名微信公众号:DigCore,及时获取最新技术博文。Layout时最常用的错误检查,这需要在布局布线前做好规则设置,所谓磨刀不误砍柴工,尤其是在Layout时,如果违反规则,就会亮起绿色,项目规模较大的时候特别影响视觉。执行规则检查后,检查的结果会按下表依次列出:以上的规则检查项对应的中文翻译、具体的规则设置、约束的具体PC...原创 2018-09-23 19:10:02 · 18295 阅读 · 4 评论