- 博客(8)
- 收藏
- 关注
RSS订阅转载 暂稳态效应攻击
---恢复内容开始---以下内容整理自Transient-Steady Effect Attack on Block Ciphers 2015这篇文章提出了一种新的攻击：暂稳态效应攻击暂稳态效应：组合电路的输出在跳转为正确的值之前会保持一个暂时的值优点：和其他故障攻击相比，不需要大量的加密去建立统计模型，即攻击阶段需要的加密次数更少攻击实现：注入时钟毛刺，得到暂稳态值，也就是包...
2019-10-02 18:18:00
355
转载 #computer architecture#memory3
另一种加速cache的方法multilevel caches举例说明（24.B）virtual memory当多个program要用同一块physical memory的时候（即地址相同），用一个translation，把相同地址的program放到memory中不同的地方这里面lower level就是virtual address ，upper level就是physi...
2019-10-01 20:38:00
104
转载 #computer architecture#memory2
cache（高速缓存--书桌）现在也用来塞着那些基于局部性原理来管理的存储器前言：两级层次结构中存储信息交换的最小单元称为块block或行line（一个信息块就是一本书）90%的时间只access到10%的memory一个重要的原理：数据项的读取直接映射：由于cache中的每个位置可能对应于主存中多个不同的地址，如何知道cache中的数据项是否是所请求的字呢？c...
2019-09-10 10:51:00
141
转载 #computer architecture#memory1
memory之前讲的main memory主要就是用DRAM做的，但是实际上直接先接触的是cache；DRAM数据的读取：address分为两部分 行地址把那一整行取出 再用列地址把数据挑出来对memory的期望：便宜，快，容量大就把这三种（第三种disk）结合在一起为什么要有cache？因为DRAM的性能跟不上处理器：解决的方法就是加入c...
2019-08-28 21:59:00
95
转载 #computer architecture#如何设计一个处理器4
指令级并行speculation静态多发射：用compiler把很多instruction打包，然后在同一时间执行举例子：不是说所有的instruction都可以打包，两条当一条软件来解决问题最关键的就是schedule转载于:https://www.cnblogs.com/zhanghaha-zzz/p/11425153.h...
2019-08-28 17:06:00
72
转载 #computer architecture#如何设计一个处理器3
---恢复内容开始---pipeline control：看ppt流水线不会改变lantency，但是会提高through put。dependence:当前指令的data，下一个指令要用。hazards：structural hazards：两个指令要用一个resource每一个stage的resource要不一样data hazards：有两类 forwa...
2019-08-27 14:48:00
137
转载 #computer architecture#如何设计一个处理器2
control：在输入有冲突的地方加MUX所有控制信号将由control发出找出每一种指令的数据流以及在MUX选择0or1做出真值表转化成电路ALU controller：main controller：pipeline：a pipeline datapath指令的执行被分成了5阶：关于pipeline的更多...
2019-08-25 20:20:00
61
转载 #computer architecture#指令集学习
callee的权力：- 随意使用VAT registercaller如果想使用vat register里的数据，就要把它们存好，存到栈里caller的权力：- $s不能乱动 caller如果要用也是要存起来计算机与人的交互：ASCII注：memory的数据不能随意交换位置，要先把要交换的数据放到register里，再放到memory要交换的位置...
2019-08-15 19:15:00
101
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人