![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
verilog 模块设计
文章平均质量分 77
deng_richard
这个作者很懒,什么都没留下…
展开
-
UART分析与设计
摘要:UART是广泛使用的串行数据通信电路,因其要求的传输线少,可靠性高,传输距离远, 所以系统间互联常采用RS—232接口方式,一般说来,该接口由硬件(UART专用芯片)实现。 文章基于VerilogHDL语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到 FPGA上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠,为RS—232接口提供了一种 新的解决方案;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单, 设计流程短,程序层次分明,易综合,可靠转载 2010-12-28 18:46:00 · 5447 阅读 · 1 评论 -
异步FIFO程序
<br />module FIFO(Wr_Clk,//write FIFO clock nWr, //write FIFO signal Din, //write FIFO data Rd_Clk,//read FIFO clock nRd, //read FIFO signal Dout, //read FIFO data Full, // 1 = FIFO full Empty);// 1 = FIFO empty转载 2010-12-28 21:59:00 · 1624 阅读 · 0 评论 -
ASIC设计规范
<br />发表于 2007/3/10 23:47:44,<br />标签: ASIC设计规范 <br />转自EDN上的jerryzhang8023's BlogASIC设计规范<br /> <br /> ASIC设计规范<br />1.设计必须文档化。要将设计思路,详细实现等写入文档,然后经过严格评审通过<br />后才能进行下一步的工作。这样做乍看起来很花时间,但是从整个项目过程来看,绝对<br />要比一上来就写代码要节约时间,且这种做法可以使项目处于可控、可实现的状态。<br /><br />转载 2011-01-04 16:05:00 · 795 阅读 · 0 评论 -
ModelsimSE添加Altera库及简单的功能仿真
http://blog.21ic.com/user1/8336/archives/2011/87576.html 一. 添加Altera库1. 在Modelsim的安装目录下新建一个文件夹..\Modelsim\altera(大多数教程都这么安排,我也就这么做了,其实在任意目录都可以)。2. 启动ModelsimSE,更改工作目录。File--->Change Directory。转载 2012-07-17 11:11:29 · 1115 阅读 · 0 评论