- 博客(662)
- 收藏
- 关注
RSS订阅原创 vivado hls设计优化总结(十八)
如果枚举类型在设计内部，则 Vivado HLS 会将其最优化到必需的最小位数。有字段使用相同内存（对于综合，则不保证使用相同寄存器）。• 勿将不同值存储到相同数组元素中（将所有写操作一起组合到代码中）。如果在顶层函数的实参中使用 enum，则会将枚举综合为 32 位值。2.vivado hls不支持在顶层函数的接口上使用union类型。2.如果数组是只读的，建议使用const限定符进行修饰，因为。• 在使用数组的函数中尽早初始化该数组。注意：这条内容是非常要注意的！• 将写操作组合在一起。
2026-01-09 13:36:27
240
原创 vivado hls设计总结(十七)
• 使用数组最优化指令（Array_Partition、Array_Map 或 Array_Reshape）来重新配置数组结构，从而重新。在综合期间，该数组作为 RAM 来实现。如果将此 RAM 指定为单端口 RAM，那么将无法通过对 SUM_LOOP 循环进行。3.数组的大小决定了vivado hls工具将数组作为SRL综合，也可能将。• 使用 RESOURCE 指令将 RAM 指定为单端口或双端口 RAM。2.顶层函数接口上的数组综合为内存接口，用于访问外部的内存接口。二、数组的访问和性能。
2026-01-09 09:27:24
58
原创 vivado hls设计总结(十六)
1.在c++ class类中，如何你将执行函数中for循环的边界变量定义为class类的成员，2.如果想让上述代码for循环可以unroll，将成员变量k变成函数内部的局部变量即可。1.如果对嵌套循环的内层循环进行流水线设计，那么vivado hls工具会自动。2.循环依赖可出现在任一单一循环的迭代，也可以出现在任意一循环的不同迭代中。2.将嵌套扁平化设计后，那么会缩短循环的时延，改进总体吞吐量，因为扁平。化后移除了循环过渡的时钟周期，也就是移除了进入和退出循环。1.循环依赖关系阻止对循环进行最优化。
2026-01-09 07:41:43
233
原创 vivado hls设计优化(十五)
4.由于变量边界循环无法展开，因此不仅阻止应用展开 (unroll) 指令，而且还会阻止将循环上层的层次流水线化。对于含变量边界的循环，解决方案是通过循环内部的条件执行来将循环迭代次数设置为固定值。1.当循环或函数流水线化时，所在层级比流水线化的循环或函数层级更低的所有循环都必须展开。3.如果循环的边界是变量，那么会阻止工具去判断循环的时延，时延将是？1.循环可以流水线化，可以展开，可以部分展开，可以扁平化，可以合并。2.如果循环的边界是顶层函数的参数传入过来的，那么认为循环边界是变量。
2026-01-08 22:19:35
336
原创 vivado hls设计总结(十四)
rtl黑盒设计，就是hls c/c++代码和rtl verilog代码混合编程设计，需要RTL IP文件，也就是rtl的verilog的module代码文件；但是有有些区别，将预先设计好的verilog模块集成到HLS设计中。• ap_vld：C 语言实参使用含输出方向的指针时，可映射到。• ap_ovld：C 语言实参使用含输入输出方向的指针时，可。在hls c++设计中才能支持RTL黑盒，c设计是不支持的；• wire：C 语言实参使用标量或含输入方向的指针时，可。
2026-01-08 21:43:37
277
原创 vivado hls设计总结(十三)
对于函数内部的hls::stream，都是当作FIFO访问的，所以函数内部的hls::stream变量是可以进行。也就是说，如果要非阻塞访问顶层函数的流参数，这个流参数不能被指定为ap_hs或者axi4-stream接口，其中非阻塞访问只能组为fifo接口来实现，ap_hs和axi4-stream不能进行非阻塞访问！1.hls::stream<>类型在顶层函数接口被默认为ap_fifo接口来实现的，2.只有ap_fifo支持非阻塞的访问方式，ap_fifo支持阻塞访问和非阻塞访问，一、高层次综合C语言库。
2026-01-08 09:09:19
303
原创 vivado hls设计总结(十二)
如果协议指定为ap_Ctrl_none，那么设计中如果还包含hls::stream的非阻塞行为，那么c/rtl协同仿真。条件四：接口包含的数组必须全部为ap_hs或者axi接口模式的流传输设计；hls::stream变量。条件一：必须使用ap_crl_hs或者ap_ctrl_chain协议作为顶层函数的接口协议。可能会失败，没办法保证一定能够成功，也就是说可能成功，可能失败。如果上面的四个条件全部不满足，那么C/RTL协同仿真就会失败！自动作为ap_fifo接口实现的。二、ap_ctrl_none。
2026-01-07 13:46:22
170
原创 vivado hls设计总结(十一)
• 半完美循环嵌套：仅限最内层的循环才有循环主体内容，逻辑语句之间未指定任何逻辑，所有循环边界均为常量。对于非完美循环嵌套，即内层循环具有变量边界或者循环主体未完全包含在内层循环内，设计人员应尝试重构代码或者。• 完美循环嵌套：仅限最内层的循环才有循环主体内容，逻辑语句之间未指定任何逻辑，所有循环边界均为常量。因为外层循环为100次，那么需要进入内层循环100次，需要退出内层循环100次，合计200次。针对多层循环的情况，是完美循环，还是半完美循环还是非完美循环，进行策略优化设计。
2026-01-07 12:57:44
220
原创 vivado hls设计总结(十)
7.如果设置最小时延约束，并且 Vivado HLS 生成的设计时延低于所需的最小值，它会插入虚拟时钟周期以满足最小时。6.如果 Vivado HLS 无法满足最大时延约束，它会放宽时延约束，并尝试尽可能实现最佳结果。1.关于latency时延最优化，vivado hls可以对任意作用域进行时间延时优化。4.应用到loop循环内部的latency指令表示单次循环迭代所需要的时间延时。5.关于循环的所有迭代总延时，应将指令应用包含整个循环的区域。确保函数内的所有运算都在指定的时钟周期范围内完成。
2026-01-07 09:35:38
291
原创 vivado hls设计总结(九)
其父区域也要是数据流区域，但是不能是循环数据流，因为循环数据流的for循环需要ap_ctrl_hs握手，所以这个要注意。设置 FIFO 的深度时，赛灵思建议将初始深度设置为传输的数据值的最大数量（即，任务间传递的数组的大小）、确认。3.使用ap_ctrl_none这种块协议，就不需要握手同步了，但是使用了ap_ctrl_none，上述代码需要使用stable进行修饰，如果不用stable修饰，那么proc1启动需要等待，1.首先，是不建议使用ap_ctrl_none的，因为控制不好，容易出问题；
2026-01-06 22:38:28
596
原创 vivado hls设计优化（八）
c.如果是使用函数的实际参数，不是管道，那么需要先写read_process,再写write_process.b.对于变量被作为channel通道使用，需要先写write_process，再写read_process,注意，上述的func1,func2,func3需要关闭inline内联，否则dataflow无效！注意，上述的func1,func2,func3需要关闭inline内联，否则dataflow无效。1.vivado hls的c代码设计，在没有任何指令优化的时候，就是顺序执行，
2026-01-06 10:01:57
745
原创 vivado hls设计总结(七)
当流水线的有效输入序列被中断（即没有新的数据输入）时，flush 可以立即终止当前正在处理的流水线阶段，并清空流水线中所有未完成的数据，而不是等待这些数据自然流出。错误或异常处理：当在处理过程中检测到错误，需要立即中止当前操作时，可以使用 flush 来清空流水线中的残余数据。这三个操作在函数中，是阻塞顺序执行的，RD没有完成，CMP是不会执行的。在执行函数pipeline流水线化后，RD执行完成后，执行CMP的同时会并行执行第二次RD.在不进行流水线优化的时候，循环和函数的执行都是阻塞执行的。
2026-01-06 08:10:45
383
原创 vivado hls设计总结(六)
在Vivado/Vitis HLS中，RTL黑盒设计是一种将已存在的、已验证的RTL模块（以Verilog或VHDL编写）无缝集成到HLS高层综合流程中的方法。复用现有RTL IP：集成公司内部成熟的、经过硅验证的专用IP核（如加密模块、复杂DSP核）。性能/面积优化：对于某些关键路径，手工优化的RTL可能比HLS综合出的逻辑更高效。5.使用dependence告诉hls工具，这个依赖是假的，请充分优化。1.移除依赖的目标是打破不必要的数据约束，从而提升循环流水线。// 选择当前用于写入和读取的缓冲区。
2026-01-05 23:16:42
603
原创 vivado hls设计总结（五）
它通过一个隐含的、固定的二进制小数点位置，将整数部分和小数部分统一编码。其核心优势是硬件实现非常简单，只需普通的整数运算单元。1.HLS中使用定点数进行运算是优化硬件设计性能的关键，它能以可接受的精度损失，换取比浮点数运算更少的资源消耗和更高的运算速度。加法可能增加1位防止溢出，乘法会使位宽几乎翻倍。如果不做处理，位宽会快速增长。6.hls中数学库中的函数通常采用位近似的方法来实现，这和标准的库的。包括exp,log,log10,sqrt等指数和对数。abs,ceil,floor,fabs,round等。
2026-01-05 22:59:51
433
原创 数字图像第二章综述
图像的内插：图像的放大，图像的缩小，图像的旋转，图像的几何校正。图像的内插是使用已经知道的数据来估计未知的数值的处理。1.一幅图像可以定义为二维函数z=f(x,y)利用黑白线对数量来衡量图像的清晰度分辨率。双线性插值，双三次样条插值。z为图像的幅度值，或者强度或者灰度。模拟图像被采样量化为数字图像的公式。数字图像的宽动态和高动态怎么衡量。如何理解双三次样条插值公式？数字图像的动态范围如何衡量。1.改善图像信息以便解释。如何理解双线性插值公式？
2026-01-05 08:13:20
171
原创 数字图像处理概论初探
通过传感器（如CCD/CMOS）进行采样（空间离散化）和量化（亮度值离散化），生成数字图像 f(x, y)，其中 (x, y) 是像素坐标，f 是亮度或颜色值。可见光成像看到的是物体“反射光的模样”，而红外成像看到的是物体“自身热辐射的模样”。特征提取）：提取区域的特征，如颜色、纹理、形状（面积、周长、矩）、轮廓等。红外成像获取的是物体表面的热力学特性信息（它的温度和热辐射能力）。改善图像的视觉效果或者突出关键特征，例如调整对比度，锐化，去噪。修复退化的图像，例如图像去模糊，从噪声中恢复图像原始信息。
2026-01-04 22:50:21
477
原创 图像的像素综述
空间采样：通过相机传感器（如CMOS/CCD），我们在这片连续空间上，按固定的间隔（如每0.01毫米）采集一个点的光信号。高频成分：对应图像中像素值快速变化的区域（如锐利的边缘、细致的纹理、噪声）。像素所在的空间位置，像素的数值，像素所属的频域维度，像素间关系部分需要涵盖空间、数值和频域三个维度。采样间隔决定了图像的空间分辨率（像素越多，间隔越小，图像越清晰）。1.像素是图像的基本元素，是构成数字图像的最基本的单元，是不可分割的离散单元。像素作为图像基本单元，在数学上是离散的点，在物理世界上是被采样的点。
2026-01-04 13:44:24
300
原创 数字图像处理综述
10.低通，高通，带阻，带通滤波器。15.低通频率域滤波器平滑图像。14.二维DFT和IDFT。2.图像像素间的基本关系。16.高通滤波器锐化图像。2.灰度变换与空间滤波。3.灰度变换和空间滤波。1.图像的采样和量化。
2026-01-04 11:39:10
132
原创 vivado hls设计总结(四)
默认情况下，基地址为0x0这个地址，实际上可以使用指令进行基地址的设置。可以直接加个端口，也可以使用指令约束加端口，或者使用axilite来指定。volatile修饰的memory访问是memory_io_acees，而不是memory_aceess,这个会影响总线访问DDR的效率的。这个有时候会影响效率，有时候不影响，用户可以自己测试看看，我这里就是提醒一下！需要进行接口配置，来完成64bit的address访问，因为默认是32bit的。表示req的请求数，也就是发起多少轮burst请求。
2026-01-03 13:38:41
529
原创 vivado hls设计总结(三)
对区域应用指令时，Vivado HLS 会将该指令应用于区域的整个作用域。注意的是，用户只能对顶层函数使用block-level protocol，内部的。还有一个例外是，如果对当前函数进行pipeline优化，那么这个函数的。对函数使用指令，那么这个指令的作用域是这个函数的作用域的所有对象。当然有两个例外：第一个是递归指令，递归指令优化，会把当前函数的子。但是特别需要注意的是，这个指令只对当前函数有效，对子函数无效！对接口指定指令的时候，工具会将指令应用到顶层函数。除此之外，指令止步函数的下一个层级！
2026-01-03 11:21:20
584
原创 组合逻辑 & 时序逻辑---傻傻分不清
为了帮助大家理解verilog代码的实现情况，本人这里画了一个模型，希望对初学朋友有帮助。组合时序逻辑和时序逻辑，很多新手很懵逼，很多老手虽然很懂，但是让他给。新人讲解很清楚，他们大多数也办不到，这里从多个方面来说明这个事情。从上面代码，可以看出来组合逻辑和时序逻辑的差异了哈。四、从波形图来区分组合逻辑和时序逻辑。一、关于组合逻辑和时序逻辑说明。二、从代码层面来说下组合逻辑。三、从电路层面来区分组合逻辑。时序逻辑=组合逻辑 + FF。
2026-01-03 10:56:30
217
原创 vivado hls设计总结(二)
1.手册说vivado hls子函数的block-level protocol不能被用户指定？1.rtl导出的timing meet一定要看，不满足时序的功能一定不要用！4.导出rtl代码评估时序timing meet。1.仿真返回值非0就是仿真失败。3.然后进行co-sim仿真。1.function函数。一、hls模块设计步骤。2.region区域。
2026-01-02 22:38:27
172
原创 vivado hls设计总结(一)
clock周期才能完成，或者说你这个FPGA速度很慢，那么一个事情做半天，也是需要很多个时钟周期完成。如果Tclock变小，也就是频率提高，对你要求高了，有些逻辑操作你压根做不完，那么就需要多个。定的时间片是1秒让你做事情，你搞不完，老板说给你的时间片是2s，你是不是就可以完成。1.area面积，就是逻辑资源的使用，比如LUT,FF,RAM,DSP48的使用。你的电脑性能很高，是不是编译一个工程的效率就变高了，你就可以干更多的事情了。和你使用的优化指令以及使用的targe clock都有关系。
2026-01-02 22:21:56
359
原创 HLS设计千问
27.c/c++/system c在vivado hls设计的各自优缺点？18.关于vivado hls的接口设计需要如何管理？28.c++ class类或者模板设计的重要性？11.如何在HLS设计代码中插入rtl黑盒设计。29.关于axi-lite的驱动代码如何编写？30.关于hls产生的rtl模块的中断问题？32.system c设计的独特优势？19.如何对设计的模块进行最优化？26.关宏宇pointer的使用？20.如果正确的导出rtl代码？8.关于stable数组的使用。
2026-01-02 21:39:18
147
原创 信号与系统综述
傅里叶变换（Fourier Transform, FT）、拉普拉斯变换（Laplace Transform, LT）和Z变换（Z Transform, ZT）五、连续时间系统复频域分析（拉普拉斯变换）八、离散时间系统复频域分析（Z变换）七、离散时间信号与系统的频域分析。六、离散时间信号与系统时域分析。四、连续时间信号系统频域分析。三、连续时间系统时域分析。一、信号与系统的核心。
2026-01-02 19:22:26
197
原创 图像卷积架构
window_2D中有两个重要概念，一个是wind buffer，一个是line buffer。三、host pc上面驱动代码流程。关于line buffer。三、window_2D。二、mem_read。
2026-01-02 13:15:28
200
原创 HLS interface Synthesis
2.specify block-level protocol指定一个block-level协议。1.ap_ctrl_none在co-simulation有效的几个条件：满足至少一种。如果你设计的波形图看到的ap_idle一直拉高，那么你设计的代码大概。block-level protocol默认为ap_ctl_hs。port-level protocol默认为ap_none。二、ap_ctrl_none co-simulation。ap_done表示输出的结果十有效的。五、array_partition。
2026-01-02 11:19:54
263
原创 vivado hls部分问题答疑
答案：flatten就是把多层循环变成一个大循环，比如原来有个2层循环，里面循环2次，外面循环4次。答案：学习hls需要懂verilog和c才好，纯软件人员属于玩票，见过嵌入式同事和GPU算法工程师同事入hls，痛苦了半年，两个同事前后离职。问题三：使用HLS进行C/RTL协同仿真的时候，一直挂起，0%进度无法结束，这是什么问题呢？答案：代码被纯组合逻辑生成了，或者代码有问题，被优化了，成纯组合逻辑了，就没有时钟了。答案：编程代码不满足hls的规则，请检查代码。答案：新版本不支持了，用xfopcv库。
2026-01-02 10:08:22
510
原创 pointer在vivado hls中应用
注意：当pointer综合为handshake,fifo接口的时候是没有办法out of order的，也就是不允许乱序访问；因为这个是没有地址的概念的，如果要要out of order访问，需要使用数组的index索引来访问！如果要使用pointer to pointer，要在子函数中使用，并对子函数使用inline指令修饰。上述代码中，pointer写一次，读一次，读一次数据就没有了，需要重新写，重新读。案例四：hls的top-level是不支持pointer to pointer的。
2026-01-02 09:30:08
186
原创 staic & volatile & const & global variables
volatile修饰是禁止通过 Port Widening 大幅提升 HLS function性能。1.static是用于hold数据在function calls调用过程中，用于创建寄存器。memory access不要随便使用volatile修饰，不然会跑起来很慢！使用了volatile后，complier编译器不会对代码进行优化。memory_map_io和memory是有区别的。volatile修饰的变量是禁止被设计优化访问的。四、global variables。一、volatile。
2026-01-02 08:54:43
104
原创 union type data在vivado hls中的作用
其实只需要对double的sign进行处理一下就可以，这就可以使用union来实现这个功能了！如果你要访问double的exponent，直接没有办法访问，可以使用union的方式，使用union可以有不同的access的访问方式，使用union的方式，通过int来访问double对于的exponent!可以通过两个int来访问double的每一个bit.方式一：-1*float_data;union的使用可以节省很多资源。方式二：0-float_data;二、使用union的案例。
2026-01-01 22:43:45
191
原创 Vector Data Type
size(T)*N=2^power，也就是这个vector元素合计的total位宽为16bit,32bit,64bit,128bit,256bit,512bit;其中T表示是数据类型，可以是基本数据类型，也可以是用户自定义数据类型，比如说char ,int,或者struct类型。N表示元素的个数，表示vector这个数组中有多少个元素。2.对于data_width上面要data parallelsim，可以使用vector data type，也就是SIMD单指令多数据。四、memory对齐。
2026-01-01 22:02:31
263
原创 如何评价一个好的HLS设计模块？
2.如果设计的Fmax在100MHZ~300MHZ之间，那么可以认为是一个合格的设计。4.HLS设计的Cosimulation所用的时间越短，那么这个设计是越优秀的。1.Fmax最高频率低于100MHZ的设计被认为是一个比较差的设计。3.如果最高Fmax高于300MHZ，被认为是一个性能优秀的设计。6.resource资源使用较少一个好的设计。5.II=1或者接近1是一个好的设计。如何评价一个好的HLS设计模块？
2026-01-01 15:48:58
79
原创 Data Type Design
为什么要把memcpy改掉，因为无法将普通数据类型通过memcpy的方式来拷贝。浮点转定点设计，只需要将一中的代码改上述4个地方即可！第三：将结果的类型从float改为ap_fixed类型。第二：将变量的float全部改为ap_fixed类型。第一：将float改为ap_fixed类型。第四：将memcpy改为for循环。需要将浮点设计定点化，具体操作如二。上述代码这样写，是比较浪费的！一、浮点运算原始代码。
2026-01-01 13:07:52
160
原创 Balancing the Latency Between Blocks
也就是说你的forward path latency是多少，那么你就需要preload多少笔data,这样，你才能做到II=1。如果latency是变化的，那么你preload多少笔data，都解决不了问题！上图时间线可以看出，当preload一笔data，只能做到II=2。在feedback架构中，preload data是非常重要的！那么，如果preload两笔data呢，会是什么效果呢？可以看到，preload两笔data，II可以做到II=1了。那么设计中，到底需要preload多少笔data呢？
2026-01-01 12:27:59
132
原创 parameters IO handling in Design
上述ctrl的约束，使用ap_none,ap_stable和axilite约束都可以。四、Synthronize with data架构代码实现。二、多模块共用ctrl parameter架构代码实现。三、Synthronize with data架构。一、多模块共用ctrl parameter架构。上述的控制变量是不需要和数据同步的设计架构！六、ctrl控制架构代码实现。五、ctrl控制架构。
2026-01-01 11:55:34
197
原创 Hierchical Design层次化设计(一)
三、使用HLS来时序network on chip system design。3.reconvergence:平衡block模块之间的latency。二、simple forward stream system。4.feedback反馈。
2026-01-01 11:10:02
301
原创 composing module with feedback
上述代码中第一个module需要拿到tmp2这个变量，这个变量是第二个module产生的，由于两个函数有依赖，所以是阻塞执行的，那么造成第一个函数没办法拿到第二个函数产生的tmp2，所以上述代码是没有办法实现top_ordering的框架功能的。上述框架是upper_stream模块和down_stream模块之间是有feedback反馈的，这个时候使用传统的c语言写法是不可实现的，使用c++的函数template模板也是不可实现的。这样，c++代码就实现了verilog的非阻塞赋值设计了。
2026-01-01 10:28:35
282
pcie windows info信息工具
2024-10-16
基于VHDL实现axi接口的uart
2024-10-15
工业相机CameraLink v2.0协议文档
2024-08-30
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人