日报_2012_07_17

管脚约束(编译通过)

更换

FPGA图像数据采集卡

PCI核

Xilinx-FPGA

前段采集

后端采集

DMA

接受和发送数据芯片DS92LV16

SRAM

乒乓

PCI接口

地址空间配置

FIFO IP

块RAM

配置支持库 中断支持库

数据采集方式 查询 中断

Xilinx Platform Studio

ISE

实验1 简单的硬件设计实验

通过BSB创建工程

分析创建的工程

生成处理器和硬件的IP网表

生成比特流和下载测试App

 

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

doublewei1

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值