dt2512521-CSDN博客

原创内存带宽线性度解析

内存带宽线性度揭示了内存控制器、内存总线（如DDR通道）和内存芯片（DRAM）组成的系统在处理不同负载时的效率。特性高线性度低线性度表现有效带宽随负载（如请求数、数据块大小）增加而接近线性增长，能高效逼近理论峰值带宽。有效带宽增长缓慢，在较低负载下即达到瓶颈，远低于理论峰值。系统状态内存控制器调度高效，总线利用率高，Bank冲突、行缓冲命中率（Row Buffer Hit Rate）等指标优化良好。存在严重的访问冲突、调度延迟或总线争用，导致资源闲置。类比。

2026-05-06 16:06:00 212

原创峰值带宽与满核下降比解析

峰值带宽与满核心带宽下降比是评估并行计算系统（尤其是GPU和多核CPU）内存子系统性能与可扩展性的两个核心指标。峰值带宽是一个纯理论值，由硬件设计固定。其计算公式为：以NVIDIA RTX 4090显卡为例：技术含义：这个1 TB/s的数字代表了RTX 4090显存子系统在物理层面的最大数据吞吐能力。它是所有性能优化的目标天花板。在诸如大规模张量计算、高分辨率纹理流送等场景中，逼近这个峰值是获得最佳性能的关键。满核心带宽下降比则是一个实测性能指标，反映了理论极限在实际复杂工作负载下的折损程度。下降的原因主要

2026-05-06 15:49:44 186

原创 CPU负载要求解析与系统设计

CPU不同负载要求是描述计算任务特性、资源需求及服务质量（QoS）期望的一系列维度。这些维度共同决定了任务应如何调度、部署和管理，尤其是在云原生和分布式环境中。下表对这些要求进行了详细解构与说明。

2026-04-29 11:27:44 343

原创不同负载下CPU利用与流行度解析

针对服务器CPU在不同负载场景下的具体应用、核利用率及流行度指标，我们首先进行问题解构，然后结合参考资料进行方案推演。

2026-04-29 10:48:39 386

原创全双工与半双工通信解析

通信方式关键特性适用场景全双工同时、双向、高效率、高带宽、硬件复杂。电话系统、现代局域网（交换机）、TCP/IP网络通信、视频会议、需要实时高频交互的所有场景。半双工交替、双向、信道共享、有延迟、硬件简单、成本低。对讲系统、共享媒介的无线网络（如Wi-Fi在MAC层）、传统总线系统（I2C, CAN）、资源受限的嵌入式设备间通信。在选择通信方式时，需要根据实时性要求、带宽需求、系统成本、硬件复杂度和网络拓扑进行权衡。全双工提供了最佳的交互体验和吞吐性能，是现代主流网络的选择；

2026-03-24 09:08:52 653

原创 AXI写通道缓存机制解析

AXI协议中的写通道数据缓存是一个分布式的系统，既有Manager端的发送缓存，也有Subordinate端的接收缓存。这种设计确保了在多笔数据传输场景下的数据完整性和传输效率，是AXI协议高性能特性的重要体现。两个端的缓存协同工作，共同构成了完整的写数据传输解决方案。

2026-03-18 09:59:19 207

原创寄存器掉电数据是否丢失？

的前提下，能够可靠保持数据。通过合理的硬件设计（VBAT电池连接）和软件实现（写保护管理、数据校验），可以构建掉电不丢失的关键数据存储系统，满足工业控制、智能仪表等对数据可靠性要求严苛的应用场景需求。在嵌入式系统设计中，寄存器数据在掉电后的保存能力是一个关键问题。根据STM32架构的特性，不同寄存器的数据保持能力存在显著差异。STM32的备份寄存器(BKP)位于独立的备份域中，由VBAT引脚供电，在主电源断开时仍能保持数据。普通寄存器在掉电后数据必然丢失，因为它们依赖主电源供电。5. 常见问题与解决方案。

2026-02-26 15:43:47 417

原创 AXI协议中Burst与Beat的区别

Burst（突发传输）是由多个连续的Beat组成的完整数据传输序列。一个Burst代表一次完整的数据传输事务，包含从起始地址开始的一系列连续数据传输。Burst的关键特性由1-256个Beat组成（AXI3为1-16个）具有固定的传输类型和地址计算方式受到4KB边界限制包含完整的地址、数据和响应信息。

2026-02-25 17:08:10 374

原创多笔原子访问相互之间需要保序吗？

原子访问的实质是对某个地址中的数据进行读、修改、回写的过程中，不能被打断。这个过程得原子得，不间断得完成。而多笔原子访问针对的是对不同地址的操作，所以不需要保序。多笔原子访问相互之间不需要保序。

2026-01-09 10:33:51 238

原创什么叫独占？（exclusive）

独占是MESI协议中的E状态，具体指的是，某个数据，只在当前高速缓存和内存中存在，在其他高速缓存中不存在。这时候，该高速缓存中缓存的该数据就是独占状态。

2026-01-06 15:46:21 207

原创 AXI总线协议支持乱序与ID有什么关系？

在乱序操作时，主设备（Master）可以在未收到前一个操作的响应时，就发起多个新的操作。例如，主设备在发送多个读地址时，会为每个地址分配一个唯一的ID。这样，主设备就可以根据ID将返回的数据与之前发出的读请求一一对应起来，即使数据返回的顺序与请求发出的顺序不一致，也能准确处理。AXI协议具有五个独立的通道，分别为读地址通道、读数据通道、写地址通道、写数据通道、写回应通道，ID在这些通道中用于区分不同的事务。从设备完成写操作后，在写回应通道中返回带有相同ID的响应，主设备通过ID确认哪个写事务已经完成。

2026-01-06 10:43:04 486

原创硬件设计中的outstanding是什么意思

例如在axi总线里，如果硬件设计支持outstanding，axi master不需要等slave的response，就可以连续发出读/写命令，其能够连续发出的读/写命令个数就是该硬件的outstanding能力。像写操作中，若outstanding能力为128，axi master 可以连续发出128笔写，然后master拉低bready，等待有返回bresponse，就可以继续发新的write，但总的在路上（没有返回b通道response）的写操作不超过128 3。

2026-01-05 11:30:14 255

原创处理器的高速缓存映射方式有哪些？

1、PIPT（物理索引物理标签），完全依赖物理地址进行缓存的索引与标签匹配，确保每个内存地址在缓存中具有唯一对应的位置，增强了多任务多核环境下的数据一致性。3、VIPT（虚拟索引物理标签），结合了虚拟地址的快速索引和物理地址的准确标签，是当前许多ARM架构L1缓存的主流设计。虽然结构简单，一致性好，但由于必须等待虚拟地址转换为物理地址之后才能开始缓存查找，可能引入额外延迟。2、VIVT（虚拟索引虚拟标签），查找速度快，但存在地址歧义问题，已较少用于现代L1缓存。声明：以上内容为使用AI工具获得的知识。

2026-01-05 11:23:41 182

dt2512521的博客