![](https://img-blog.csdnimg.cn/20201014180756919.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
HDL-实验
文章平均质量分 74
DUWT实验
DUWT实验
展开
-
FPGA基本实验(Xilinx Vivado)
本阶段,结合开发板配套资料,请掌握以下技能原创 2022-06-01 21:43:39 · 2417 阅读 · 0 评论 -
Zynq FPGA实验
FPGA实验DDS IP 数字波形合成使用 Vivado的IPI工具,例化DDS IPDDS需要能够配置频率字(相位增量)DDS工作时钟使用PL的板载50MHz时钟使用ILA工具观察波形, 使用VIO设定频率字在ILA的波形窗口里,观察你设定的波形的周期,验证你频率字设定的正确性把ILA波形导出到CSV文件,波形样点长度不小于2048点,在Matlab里分析波形的频谱,验证你生成波形的正确性。使用VIO更改频率字,重复以上流程,再次验证ADDA测试黑金AN108的低通滤波器通带为0原创 2022-01-21 15:52:13 · 1002 阅读 · 0 评论