cool-wangtongzhou

全相联映射：主存中的块在cache中随意放（就是想放cache中的哪一行就放哪一行）直接映射：主存块号%cache有多少行，通过这样计算出来的结果，就是主存块在cache中存放的位置。组相连映射：主存块号%cache中有多少组，通过这样计算出来的结果，就是主存块在cache中存放的组，至于在组中可以随意放。标记位=主存块号，当主存块中的东西放到cache中后，会将相应的主存块号设置为标记位。这样做的话，下次CPU要访问这个位置的主存时，就不用直接去访问主存了，只要在cache中就可以找到。比如：CPU要访

100=64+32+40.25=1/4=1/（2的平方）所以转换成二进制数是1100100.01规格化就是将原来的二进制数转换成X.1XX的格式也就是1.10010001乘以2的六次方1111111 + 110 = 10000101以32位的短浮点数为例(1位)符号位 = 0(8位)阶码 = 10000101(23位)尾数 = 1001 0001 0000 0000 0000 000所以短浮点数代码为：数符+阶码+尾数0;100 0010 1;100 1000 1000 0000 0000

由于串行进位的延迟时间太长，因为串行进位的每一级进位都是依赖于前一级的。（比如C1 = G1+P1C0，C2 = G2 + P2C1,在这里C2是依赖于C1的）并行进位又称为先行进位、同时进位，其特点是各级进位信号同时形成。比如：C1 = G1+P1C0，C2 = G1+P2G1+P2P1C0C1和C2都是同时产生的，因为它们都只依赖于C0，C0同时打入，C1和C2就同时产生。随着加法器位数不断增加，Ci的表达式会越来越长，这会使电路变得很复杂，所以完全采用并行进位是不现实的。这种进位方式是把n位字长

因为地址总线是16位，也就是2的16次方个内存单元=2的6次方K=64K（注：1K = 2的10次方）又因为数据总线是8位，所以整个主存空间是64K x 8系统程序区：ROM芯片用户程序区：RAM芯片系统工作区：RAM芯片8192 = 2的13次方 = 8K32768 = 2的15次方 = 32K32K - 8K = 24K所以需要一个8K x 8的ROM，三个8K x 8的SRAM，一个2K x 8的SRAM。（字扩展对应的地址线多少根怎么选？其实就是看芯片多少k，8K，就是2的13次方，对应

在这个图上，可以很明显地看出三者之间的关系原码、补码、反码三者的正数部分都是一样的原码八位中，除去符号位，后面的部分对应相等。反码在负数这一部分，就是将原码负数部分，除符号位外，按位取反由于-0和+0的存在，会影响正常的加减法操作，所以将二者合二为一。再将反码负数部分每个数都加1，就得到了补码。计算机中数值计算都是以补码形式进行的，它有效解决了负数加法的问题。假设有效部分是n位，机器字长是n+1位表示的范围是一样的，因为真值最小是一样的，就是当n是整数时，真值负数最小时，原码是1111 1111，反

目录一、原码一位乘和补码一位乘对比二、补码一位乘（手算模拟）1、例题2、n轮加法、算数右移，加法规则如下3、补码的算数右移一、原码一位乘和补码一位乘对比原码一位乘补码一位乘进行n轮加法、移位进行n轮加法、移位，最后再多来一次加法每次加法可能加0，+[|x|]原每次加法可能+0、+[x]补、+[-x]补每次移位是“逻辑右移”每次移位是“补码的算数右移”符号位不参与运算符号位参与运算① 硬件构成多了辅助位，MQ共n+2位② 寄存器中都统一用n+2位，因

原码一位乘例题（计算机组成原理课后习题）