![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
eagle217
这个作者很懒,什么都没留下…
展开
-
Xilinx FPGA 的PCIE 设计
觉得这篇讲解PCIE的FPGA设计不错,mark一下。 写在前面近两年来和几个单位接触下来,发现PCIe还是一个比较常用的,有些难度的案例,主要是涉及面比较广,需要了解逻辑设计、高速总线、Linux和Windows的驱动设计等相关知识。这篇文章主要针对Xilinx家V6和K7两个系列的PFG...转载 2018-08-16 10:25:14 · 14642 阅读 · 0 评论 -
AXI4总线协议
0.绪论AXI是高级扩展接口,在AMBA3.0中提出,AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-streamAXI4.0-lite是AXI的简化版本,ACE4.0 是AXI缓存一致性扩展接口,AXI4.0-stream是ARM公司和Xilinx公司一起提出,主要用在FPGA进行以数据为主导的大量数据的传输应...转载 2018-08-16 10:32:08 · 719 阅读 · 0 评论 -
SerDes知识详解
一、SERDES的作用1.1并行总线接口 在SerDes流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据,图1.1演示了系统和源同步并行接口。 随着接口频率的提高,在系统同步接口方式中,有几个因素限制了有效数据窗口宽度的继续增加。a)、时钟...转载 2018-08-16 10:48:23 · 58868 阅读 · 6 评论 -
PCIE各种包结构及常用资料汇总
一、Memory Read包本系统中:CPU会发出Read包。1、CPU发过来的包格式 Field NameHeader Byte/BitFunctionLength [9:0]Byte 3 Bit 7:0Byte 2 Bit 1:0...转载 2018-08-16 16:07:36 · 4998 阅读 · 2 评论