FPGA
4SDN就si个粪坑
这个作者很懒,什么都没留下…
展开
-
Understanding the Global Signals for Simulation
Understanding the Global Signals for Simulation |字号 订阅Xilinx FPGAs have register (flip-flops and latches) set/reset circuitry that pulses at the end of the configuration mode.转载 2013-03-05 21:02:40 · 1092 阅读 · 0 评论 -
建立时间和保持时间关系详解
009-09-24 11:12:23| 分类: verilog|字号 订阅图1 建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器; 保持时间(hold time)是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间,如果保持时间转载 2013-03-05 20:55:44 · 4509 阅读 · 0 评论 -
同步复位和异步复位的比较(转载)
无论同步还是异步复位,在对触发器时序进行分析的时候,都要考虑复位端与时钟的相位关系。对于同步复位,复位信号可以理解为一个普通的数据信号,它只有在时钟的跳变沿才会其作用,一般只要复位信号持续时间大于一个时钟周期,就可以保证正确复位。对于异步复位,复位可以在任何时候发生,表面上看跟时钟没有关系,但真实情况是异步复位也需考虑时钟跳变沿,因为时钟沿变化和异步复位都可以引起Q端数据变化,如果转载 2013-03-05 20:56:26 · 1240 阅读 · 0 评论 -
ROM 、RAMS、RAM/DRAM和 FLASH 的区别
ROM 、RAMS、RAM/DRAM和 FLASH 的区别 2009-09-27 10:02:20| 分类: 乱七八糟|字号 订阅ROM和RAM指的都是半导体存储器,ROM是Read Only Memory的缩写,RAM是Random Access Memory的缩写。ROM在系统停止供电的时候仍然可以保持数据,而RAM通常都是在掉电之后就丢失数据,典型转载 2013-03-05 20:58:43 · 1022 阅读 · 0 评论 -
关于modelsim的波形文件
波形文件的三个术语:VCD(Value Change Dump)文件,fsdb(Fast Signal DataBase)文件,WLF(Wave Log File). 对于WLF波形日志文件,只要我们使用过modelsim,应该都很熟。但我们在波形窗口观察波形时,仿真结束时都会生成一个*.wlf的文件(默认是vsim.wlf)。我们下次就可以通过通过modelsim直接打开这个保存下来的波转载 2013-03-12 14:52:26 · 3120 阅读 · 0 评论 -
基于ISE的仿真(波形图法&V文件法)
在代码编写完毕后,需要借助于测试平台来验证所设计的模块是否满足要求。ISE提供了两种测试平台的建立方法,一种是使用HDL Bencher的图形化波形编辑功能编写,另一种就是利用HDL语言。由于后者使用简单、功能强大,所以本节主要介绍基于Verolog语言的测试平台建立方法。 1.测试波形法 在ISE中创建testbench波形,可通过HDL Benche转载 2013-03-29 20:34:08 · 14814 阅读 · 0 评论