1.hello.c
#include <stdio.h>
int main()
{
printf("Hello World!\n");
return 0;
}
2.Makefile
hello : hello.o
cc -o hello hello.o
hello.o : hello.c
cc -c hello.c
clean :
rm hello.o
说明:cc -o hello hello.o前面是一个tab的空格
3.执行make,产生可执行文件hello
输出如下:
cc -c hello.c
cc -o hello hello.o
4.执行make clean,删除产生的中间文件hello.o
输出如下:
rm hello.o
[color=red]===============================================[/color]
本来早就应该学Makefile了,只是我偷懒,现在才学呵呵^_^. makefile的好处叫我说,老实说我也说不出什么之所以然来,但是可以肯定的是它是linux平台的软件工程师都要必备的知识^_^
一、程序的编译及链接
我们编译程序,无非是想要得到一个可执行文件,而这个过程则是经过这两步:
***.c->编译->***.o->链接->可执行文件。即.c经过编译得到.o文件,.o文件是一个中间文件,再对这些中间文件进行链接最终可得到可执行文件。
二、Makefile的规则
首先,来看一看Makefile的书写规则:
target ... : prerequisites ...
command
...
...
target也就是一个目标文件,可以是.o文件,也可以是执行文件,还可以是一个标签(Label)。
prerequisites就是,要生成那个target所需要的文件或是目标。
command也就是make需要执行的命令(任意的Shell命令)。这里要注意的是在命令前面要加上一个tab键,不是空格,是按一个tab键按出来的空格。
这是一个文件的依赖关系,也就是说,target这一个或多个的目标文件依赖于prerequisites中的文件,其生成规则定义在command中。说白一点就是说,prerequisites中如果有一个以上的文件比 target文件要新的话,command所定义的命令就会被执行。这就是Makefile的规则,也就是Makefile中最核心的内容。这是Makefile的主线和核心,但要写好一个Makefile还得继续努力。
三、一个最简单的Makefile例子
如有一个工程,含有3个头文件及四个c文件,那为了生成所需的可执行文件,这时的Makefile可以这样写:
test:main.o t1.o t2.o t3.o
gcc –o test main.o t1.o t2.o t3.o
main.o:main.c
gcc –c main.c
t1.o:t1.c t1.h
gcc –c t1.c
t2.o:t2.c t2.h
gcc –c t2.c
t3.o:t3.c t3.h
gcc –c t3.c
clean:
rm test main.o t1.o t2.o t3.o
到这里一个最简单的makefile就写好了,把它的名字保存为Makefile就可以了,这时你只要在终端敲一下make,它就自动帮你编译链接了^_^ 如果敲入make clean,它将删掉那些中间文件及可执行文件。
#include <stdio.h>
int main()
{
printf("Hello World!\n");
return 0;
}
2.Makefile
hello : hello.o
cc -o hello hello.o
hello.o : hello.c
cc -c hello.c
clean :
rm hello.o
说明:cc -o hello hello.o前面是一个tab的空格
3.执行make,产生可执行文件hello
输出如下:
cc -c hello.c
cc -o hello hello.o
4.执行make clean,删除产生的中间文件hello.o
输出如下:
rm hello.o
[color=red]===============================================[/color]
本来早就应该学Makefile了,只是我偷懒,现在才学呵呵^_^. makefile的好处叫我说,老实说我也说不出什么之所以然来,但是可以肯定的是它是linux平台的软件工程师都要必备的知识^_^
一、程序的编译及链接
我们编译程序,无非是想要得到一个可执行文件,而这个过程则是经过这两步:
***.c->编译->***.o->链接->可执行文件。即.c经过编译得到.o文件,.o文件是一个中间文件,再对这些中间文件进行链接最终可得到可执行文件。
二、Makefile的规则
首先,来看一看Makefile的书写规则:
target ... : prerequisites ...
command
...
...
target也就是一个目标文件,可以是.o文件,也可以是执行文件,还可以是一个标签(Label)。
prerequisites就是,要生成那个target所需要的文件或是目标。
command也就是make需要执行的命令(任意的Shell命令)。这里要注意的是在命令前面要加上一个tab键,不是空格,是按一个tab键按出来的空格。
这是一个文件的依赖关系,也就是说,target这一个或多个的目标文件依赖于prerequisites中的文件,其生成规则定义在command中。说白一点就是说,prerequisites中如果有一个以上的文件比 target文件要新的话,command所定义的命令就会被执行。这就是Makefile的规则,也就是Makefile中最核心的内容。这是Makefile的主线和核心,但要写好一个Makefile还得继续努力。
三、一个最简单的Makefile例子
如有一个工程,含有3个头文件及四个c文件,那为了生成所需的可执行文件,这时的Makefile可以这样写:
test:main.o t1.o t2.o t3.o
gcc –o test main.o t1.o t2.o t3.o
main.o:main.c
gcc –c main.c
t1.o:t1.c t1.h
gcc –c t1.c
t2.o:t2.c t2.h
gcc –c t2.c
t3.o:t3.c t3.h
gcc –c t3.c
clean:
rm test main.o t1.o t2.o t3.o
到这里一个最简单的makefile就写好了,把它的名字保存为Makefile就可以了,这时你只要在终端敲一下make,它就自动帮你编译链接了^_^ 如果敲入make clean,它将删掉那些中间文件及可执行文件。