![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
硬件
文章平均质量分 74
evenness
http://hi.csdn.net/cp.php?ac=task&op=do&taskid=7
展开
-
MII总线基础知识
MII (Media Independent Interface(介质无关接口);或称为媒体独立接口,它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口,以及一个MAC和PHY之间的管理接口。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需要16个信号。管理接口是个双信号接口:一个是时钟信号mdc,另一个是数据信号mdio转载 2012-06-27 12:54:13 · 6455 阅读 · 1 评论 -
关于PCI的问答
问:就是怎么在driver设计中 pci总线上这么多设备怎么区分彼此的?区分彼此开来 ?使用次设备号吗,但是cpu怎么区分对应的pci设备答:cpu和pci设备之间隔着pci总线控制器或者pci桥cpu的内存地址空间和pci总线地址空间是相互独立的隔离的,只是大多数cpu架构(x86)都是简单地把这2种地址不加任何偏移地一一映射。但是驱动程序员这个概念要分清。cpu首先要访问pci控制转载 2014-01-08 11:08:40 · 3184 阅读 · 0 评论 -
地址空间的归纳总结
url: http://alanwu.blog.51cto.com/3652632/1082195通常X86系统中会存在四大地址空间:进程地址空间、内核地址空间、物理地址空和PCI地址空间。这几大地址空间有些是硬件领域的相关内容,例如PCI地址空间,PCI Hole;有些是软件研发需要了解的。这几大地址空间有什么不同?他们之间是如何联系在一起的呢?下图是进程地址空间、内核地址空转载 2014-01-08 10:15:54 · 2088 阅读 · 0 评论 -
System Address Map Initialization in x86/x64 Architecture Part 1: PCI-Based Systems
This article serves as a clarification about the PCI expansion ROM address mapping, which was not sufficiently covered in my “Malicious PCI Expansion ROM” article published by Infosec Institute last y转载 2014-01-07 16:41:18 · 4917 阅读 · 0 评论 -
IDE技术
9.1 IDE概述 IDE/ATA定义 IDE(Integrated Drive Electronic),集成驱动器电路,是指把控制器与设备集成在一起的驱动器电路。我们常说的IDE接口,也叫ATA(Advanced Technology Attachment,AT嵌入式)接口。IDE接口最初是专为硬盘而设计的,现在PC机使用的硬盘大多数都是IDE兼容的,只需用一根电缆将它们与主板或转载 2012-09-26 13:35:44 · 3393 阅读 · 0 评论 -
ARM的CF卡驱动分析
CF卡是一种包含了控制和大容量flash存储器的标准器件,具有容量大、体积小、高性能、较高的抗震性和较好的兼容性等特点。 CF卡内集成了控制器、Flash Memory阵列和读写缓冲区,其设计符合PCMCIA(Personal Computer Memory Card International Association)和ATA(Advanced Technology Attachme转载 2012-09-24 18:00:48 · 2898 阅读 · 0 评论 -
PCI总线
数据总线32位,可扩充到64位。可进行突发(burst)式传输。总线操作与处理器-存储器子系统操作并行。总线时钟频率33MHZ或66MHZ,最高传输率可达528MB/S。中央集中式总线仲裁全自动配置、资源分配、PCI卡内有设备信息寄存器组为系统提供卡的信息,可实现即插即用(PNP)。PCI总线规范独立于微处理器,通用性好。PCI设备可以完全作为主控设备控制总线。PC转载 2012-07-16 16:45:05 · 1178 阅读 · 0 评论 -
Local Bus
相信搞硬件的朋友都应该对 Local Bus 总线非常熟悉,在当今的通信电子领 域中,几乎所有的 CPU 小系统中都有它的身影。Local Bus 总线又称为 CPU 总线, 根据高低位地址线序的差异,又可分为 Motorola CPU 总线和 Intel CPU 总线。 古老的 CS51 单片机就是 Intel CPU 总线的典型代表,而我们常用的 Power PC 就是 Motorol转载 2012-03-30 16:59:23 · 15905 阅读 · 2 评论 -
网卡的组成工作原理
1.认识网卡,我们上网必备组件之一。 网卡工作在osi的最后两层,物理层和数据链路层,物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等,并向数据链路层设备提供标准接口。物理层的芯片称之为PHY。数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。以太网卡中数据链路层的芯片称之为MAC控制器。很多网卡的这两个部分转载 2012-07-16 16:08:54 · 11922 阅读 · 0 评论 -
FLASH位宽为8、16、32时,CPU与外设之间地址线的连接方法(ZZ)
FLASH连接CPU时,根据不同的数据宽度,比如16位的NOR FLASH (A0-A19),处理器的地址线要(A1-A20)左移偏1位。为什么要偏1位?从软件和CPU的角度而言,一个地址对应一个字节,就是8位数据。这是肯定的,不要怀疑这点。对于具体器件而言,它的位宽是一定的,所谓位宽,指的是"读/写操作时,最小的数据单元" -- 别说最小单元是"位",一般设备上没有单独的"位操作转载 2012-03-29 12:55:17 · 1011 阅读 · 0 评论 -
MII/MDIO接口详解
原文地址http://dpinglee.blog.163.com/blog/static/144097753201041131115262/ 本文主要分析MII/RMII/SMII,以及GMII/RGMII/SGMII接口的信号定义,及相关知识,同时本文也对RJ-45接口进行了总结,分析了在10/100模式下和1000M模式下的设计方法。MII接口提转载 2012-07-16 15:42:31 · 1530 阅读 · 0 评论 -
nand flash ecc, oob
极详细的ECC讲解ECC的全称是Error Checking and Correction,是一种用于Nand的差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话,NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错,而是整个Page(例如512Bytes)中只有一个或几个bit出错。ECC能纠正1个比特错误和检测2个比特错误,而且计算速度很快,但对转载 2014-08-27 16:23:50 · 2247 阅读 · 0 评论