【芳芯科技】E. FPGA百分秒语音播报时钟

FPGA百分秒语音播报时钟

实物效果图：

实现功能：

基于FPGA的数字钟以Quartusll软件为设计平台,采用Verilog HDL语言,运用自上而下的模块化设计思想对数字钟各电路模块进行详细设计,最后通过编译、仿真并下载至FPGA芯片中验证设计的正确性.系统整体设计具有灵活性好、外围电路少、开发周期短等优点,并在传统数字钟的基础上添加了百分秒计时及显示模块,大大增加了数字钟的计时精度.

1.采用自上而下的方法设计一种基于FPGA的数字钟，具有校时、校分及显示时、分、秒和百分秒的功能。

2.具有调节时间和清零功能，具有定时闹钟，具有整点报时功能。

原理图：

视频链接：

可前往抖音、B站、快手等视频平台搜索【芳心科技】或【芳芯科技】查看演示视频。

资料清单：