- 博客(8)
- 资源 (12)
- 收藏
- 关注
RSS订阅原创 uvm实践 学习第一章
第一章节1：验证主要保证从特性列表到RTL转变的正确性，包括但不限于以下几点：·DUT的行为表现是否与特性列表中要求的一致。·DUT是否实现了所有特性列表中列出的特性。·DUT对于异常状况的反应是否与特性列表和设计规格说明书中的一致， 如中断是否置起。·DUT是否足够稳健， 能够从异常状态中恢复到正常的工作模式。2；Verilog在验证方面最大的问题是功能模块化、随机化验证上的不足，这导致...
2019-10-11 15:24:21
380
原创 2013,2014的总结感悟
为什么2013已经过去了12天。今天才想着去总结2013呢。最主要的原因是从明天开始，2014.1.13号我开始要有重大的改变，不知道对我的人生是好事还是不好的事。开始回到另外的教研室，那个教研室主要搞算法跟太阳能研究，跟自己以前的方向和专业完全不一样。对自己的前途有些担忧。再次，是感情生活也觉得不怎么样，看到一个现代的女生有点感觉，要了带电话，经常发短信问候，但她觉得我很烦，没聊几句就不回呢，哎
2014-01-12 17:34:57
494
原创 代签诚信问题
这是本命年的节奏吗？？各种幸运和不幸。幸运的是我进入到FPGA小组学习和工作，并且慢慢的成长起来，慢慢的独挡一面，独自一人去外地进行了联调。认识了大的实验室里的一些牛人，知道自己应该干些什么了。拓展了我们的一些门路。这种经历在我们实验室的其他人身上是很少的。这些都是幸运的一方面，不幸的是因为平时都很都很认真的签到，几乎没有迟到，但不幸的是就是那次没有听到闹钟铃声响，而起晚了，让请假，但时间不够，远
2013-12-24 17:21:21
642
原创 个人在学校的心得体会，对适应社会可能有些用
进入一个团队，应该先了解这个团队每个人的特点，位置，就能知道怎样更好的跟这个人打交道，知道其城府，学长补短。圆滑的人是怎样炼成的。。。
2013-11-27 16:41:36
719
原创 so young so 嫩 - 25 吸取教训
我本来以为我在外面实习了一段时间，并且从小经历了苦，看事情比较淡，经历的也还算多，也去过如深圳，西安，九江等城市，以为阅历比较广泛了，以为已经够成熟，能够很好地适应这个社会。撒谎的艺术练得还行，没想到竟然经历不了一点点威逼和诱惑。。。。。。。。。。。。 今天帮教研室的同学带签到，没想到某老师可能今天心情不太好，说怎么人来的这么少。因为教研室的房间还算比较宽敞，本来应该到的人为8人，
2013-11-26 15:44:59
593
转载 verilog的代码约束规范的几个重点说明
约束1、建议给信号名添加有意义的前缀或后缀，命名符合常用命名规范（_clk 或clk_表示时钟，n表示低电平有效，z表示三态信号，en表示使能控制，rst 表示复位）。2、由parameter定义的常量要求全部字母大写，自己定义的参数、类型用大写标识。3、在module内不应该存在没有驱动源的信号，更不能在模块端口存在没有驱动的输出信号，避免在compile时产生warning。
2013-11-21 21:20:21
3890
原创 最近一段时间的关于FPGA的工作总结
1、生成MAC的IP核产生，让其自动添加crc32的时候，我将IP核的相关参数设置好，输入原始数据tx_axis_tdata，tx_axis_tvalid，tx_axis_tlast，tx_axis_tkeep;之后，一直都生成不了CRC32，就是连IP核自身都不工作，之后使用modelsim仿真（之前都没用过，趁此也稍微学习了一下），也还是一样的效果。（现在认为modelsim要编译有点麻烦，可
2013-11-21 21:07:18
2642
40.[Altera.FPGA入门及提高教程]SystemVerilog和Quartus.II.软件.zip
2019-06-04
基于AXI4的可编程SOC系统设计》一书的配书光盘
2014-01-12
电子工程学院课外学分设计报告
2010-01-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人