Motorola 的数字信号处理器 Dsp56f807简介

3.1 DSP56F807的特点
DSP56F807是Motorola推出的高性能,低价格16位定点DSP56800系列中的一种,它兼具高效率数字信号处理能力和MCU的实时控制能力.此系列DSP采用56800 Hawk V1内核,该内核的特点如下:
● 双哈佛结构,支持并行处理;
● 在80MHz的时钟频率可达到40兆条指令/s(MIPS)的指令执行速度;
● 单指令周期可以完成16×16位的并行乘-加运算;
● 支持15种不同的寻址方式;
● 支持位操作;
● 支持硬件DO和REP循环指令;
● 支持可由用户定义的多级中断优先级;
● 支持软件子程序,中断堆栈空间仅局限于存储器的空间大小;
● 具有两个带有扩展位的36位累加器;
● 支持DSP和MCU两种风格的指令系统;
● 具有3条内部地址总线和1条外部地址总线;
● 具有4条内部数据总线和1条外部数据总线;
● JTAG调试接口.
设计中选用DSP56F807数字信号处理器,最主要的原因是它与其他的通用DSP相比具有更丰富的I/O口和多种外围设备以及丰富的存储单元,它在单一的DSP芯片上集成了通用的I/O模块GPIO(最大可用GPIO引脚32根),2个异步通讯模块SCI,1个同步串行外设模块SPI,1个控制器局域网CAN2.0B,4×4路A/D变换模块,用于各类电机控制的多路脉冲宽度调制6通道PWM模块,4个定时器模块Timer等外设模块,实现了完全的单片化.应用中采用灵活的设计方法,根据实际控制的要求,某些模块被当作简单的I/O使用.另外,它的片内程序Flash 60K,程序RAM 2K,数据Flash 8K,数据RAM 4K,引导Flash 2K,在本装置应用中完全实现了总线不出芯片的设计思路.片外除了两片MAX125,没有其他任何功能模块,使得装置整体运行具有极高的可靠性和稳定性.

〖文章转载或出处〗≡中国电子论坛≡ 网址：www.ECBbs.com

Motorola 的数字信号处理器 Dsp56f807简介 DSP56F807 www.motorola.com/semiconductors/DSP 1.DSP56F807 16-bit Digital Signal Processor ?Up to 40 MIPS at 80 MHz core frequency ?DSP and MCU functionality in a unified, C-efficient architecture ?Hardware DO and REP loops ?MCU-friendly instruction set supports both DSP and controller functions: MAC, bit manipulation unit, 14 addressing modes ?60K ?16-bit words Program Flash ?2K ?16-bit words Program RAM ?8K ?16-bit words Data Flash ?4K ?16-bit words Data RAM ?2K ?16-bit words BootFLASH ?Up to 64K ?16- bit words each of external program and data memory ?Two 6 channel PWM Modules ?Four 4 channel, 12-bit ADCs ?Two Quadrature Decoders ?CAN 2.0 B Module ?Two Serial Communication Interfaces (SCIs) ?Serial Peripheral Interface (SPI) ?Up to four General Purpose Quad Timers ?JTAG/OnCETM port for debugging ?14 Dedicated and 18 Shared GPIO lines ?160-pin LQFP or 160 MAPBGA Packages 2.DSP56800 Digital Signal Processing Core Features ?Efficient 16-bit DSP56800 family DSP engine with dual Harvard architecture ?As many as 40 Million Instructions Per Second (MIPS) at 80 MHz core frequency ?Single-cycle 16 ?16-bit parallel Multiplier-Accumulator (MAC) ?Two 36-bit accumulators including extension bits ?16-bit bidirectional barrel shifter ?Parallel instruction set with unique DSP addressing modes ?Hardware DO and REP loops ?Three internal address buses and one external address bus ?Four internal data buses and one external data bus ?Instruction set supports both DSP and controller functions ?Controller style addressing modes and instructions for compact code ?Efficient C compiler and local variable support ?Software subroutine and interrupt stack with depth limited only by memory ?JTAG/OnCE debug programming interface 3.DSP56F807 Memory Features ?Harvard architecture permits as many as three simultaneous accesses to program and data memory ?On-chip memory including a low cost, high volume flash solution     ?60K ?16-bit words of Program Flash     ?2K ?16-bit words of Program RAM     ?8K ?16-bit words of Data Flash     ?4K ?16-bit words of Data RAM     ?2K ?16-bit words of BootFLASH ?Off-chip memory expansion capabilities programmable for 0, 4, 8, or 12 wait states     ?As much as 64K ?16 bits of data memory     ?As much as 64K ?16 bits of program memory 4.DSP56F807 Peripheral Circuit Features ?Two Pulse Width Modulator modules each with six PWM outputs, three Current Sense inputs, and four Fault inputs, fault tolerant design with deadtime insertion, supports both center and edge aligned modes ?Four 12-bit, Analog-to-Digital Converters (ADCs), which support two simultaneous conversions with quad, 4-pin multiplexed inputs; ADC and PWM modules are in sync ?Two Quadrature Decoders each with four inputs or two additional Quad Timers ?Two dedicated General Purpose Quad Timers totaling six pins: Timer C with two pins and Timer D with four pins ?Two Serial Communication Interfaces each with two pins (or four additional GPIO lines) ?CAN 2.0 B Module with 2-pin port for transmit and receive ?Serial Peripheral Interface (SPI) with configurable 4-pin port (or four additional GPIO lines) ?Computer-Operating Properly (COP) Watchdog timer ?Two dedicated external interrupt pins ?14 dedicated General Purpose I/O (GPIO) pins, 18 multiplexed GPIO pins ?External reset input pin for hardware reset ?External reset output pin for system reset ?JTAG/On-Chip Emulation (OnCE? for unobtrusive, processor speed-independent debugging ?Software-programmable, Phase Lock Loop-based frequency synthesizer for the DSP core clock 5.Energy Information ?Fabricated in high-density CMOS with 5V tolerant, TTL-compatible digital inputs ?Uses a single 3.3V power supply ?On-chip regulators for digital and analog circuitry to lower cost and reduce noise ?Wait and Stop modes available 6.DSP56F807 Description     The DSP56F807 is a member of the DSP56800 core-based family of Digital Signal Processors (DSPs). It combines, on a single chip, the processing power of a DSP and the functionality of a microcontroller with a flexible set of peripherals to create an extremely cost-effective solution. Because of its low cost, configuration flexibility, and compact program code, the DSP56F807 is well-suited for many applications. The DSP56F807 includes many peripherals that are especially useful for applications such as: motion control, smart appliances, steppers, encoders, tachometers, limit switches, power supply and control, automotive control, engine management, noise suppression, remote utility metering, industrial control for power, lighting, automation.     The DSP56800 core is based on a Harvard-style architecture consisting of three execution units operating in parallel, allowing as many as six operations per instruction cycle. The microprocessor-style programming model and optimized instruction set allow straightforward generation of efficient, compact code for both DSP and MCU applications. The instruction set is also highly efficient for C/C++ Compilers to enable rapid development of optimized control applications. 7."Best in Class" Development Environment      The SDK (Software Development Kit) provides fully debugged peripheral drivers, libraries and interfaces that allow programmers to create their unique C application code independent of component architecture. The CodeWarrior Integrated Development Environment is a sophisticated tool for code navigation, compiling, and debugging. A complete set of evaluation modules (EVMs) and development system cards will support concurrent engineering. Together, the SDK, CodeWarrior, and EVMs create a complete, scalable tools solution for easy, fast, and efficient development. 8.Product Documentation     The four documents listed in Table 1 are required for a complete description and proper design with the DSP56F807. Documentation is available from local Motorola distributors, Motorola semiconductor sales offices, Motorola Literature Distribution Centers, or online at www.motorola.com/semiconductors/DSP.

郑重声明    近年来我站数百篇“原创文章”被一些媒体肆意转载，不但不标明出自“中国电子论坛”，而且把相关字眼删除！这是无视技术价值的盗窃行为，是对技术人员辛勤劳动的蔑视，我对此种行为表示强烈的谴责。    “本是同根生，相煎何太急”，考虑到我们做技术的都是同门兄弟，对以前的盗窃行为不再追究，今后再有此类事件，最低处理限度是“明示于天下”。在这里向转载过又标注了出处的兄弟媒体表示崇高的敬意！    兄弟网站如果引用本站“原创文章”，请首先经本人许可，并标注“www.ECBbs.com”或“中国电子论坛”字样。    欢迎个人下载使用！