Makefile
国境之南Fantasy
Coder
展开
-
通俗讲解Makefile编写方法<1>
概述 什么是makefile?或许很多Windows的程序员都不知道这个东西,因为那些Windows的IDE都为你做了这个工作,但我觉得要作一个好的和 professional的程序员,makefile还是要懂。这就好像现在有这么多的HTML的编辑器,但如果你想成为一个专业人士,你还是要了解 HTML的标识的含义。特别在Unix下的软件编译,你就不能不自己写makefile了转载 2012-03-05 16:25:52 · 619 阅读 · 0 评论 -
make -C M=
Makefile为,PWD = $(shell pwd)KERNEL_SRC = /usr/src/linux-source-2.6.15/ obj-m := test.omodule-objs := test.o all: $(MAKE) -C $(KERNEL_SRC) M=$(PWD) modules clean:转载 2012-08-17 13:56:33 · 1583 阅读 · 0 评论 -
automake,autoconf使用详解
本文地址: http://www.laruence.com/2009/11/18/1154.html文章转自: http://www.linuxcomputer.cn/作为Linux下的程序开发人员,大家一定都遇到过Makefile,用make命令来编译自己写的程序确实是很方便.一般情况下,大家都是手工写一个简单Makefile,如果要想写出一个符合自由软件惯例的Makefile就转载 2012-04-13 15:14:12 · 575 阅读 · 0 评论 -
makefile双冒号规则
双冒号规则就是使用“::”代替普通规则的“:”得到的规则。当同一个文件作为多个规则的目标时,双冒号规则的处理和普通规则的处理过程完全不同(双冒号规则允许在多个规则中为同一个目标指定不同的重建目标的命令)。首先需要明确的是:Makefile中,一个目标可以出现在多个规则中。但是这些规则必须是同一类型的规则,要么都是普通规则,要么都是双冒号规则。而不允许一个目标同时出现在两种不同类型的规则中。双冒转载 2012-03-22 23:11:21 · 1471 阅读 · 0 评论 -
makefile 中的depend
Q:.depend dep: @for dir in $(SUBDIRS); do $(MAKE) -C $$dir ; doneA:C 源码的开头经常有一系列被包含的头文件,有一些是系统级的,有一些则是本地应用级:例如:#include #include "foo.h"int main(.... 要确定在foo.h 被改变之后,这个文件也会被重新编译, Ma转载 2012-03-30 17:53:34 · 5976 阅读 · 0 评论 -
MakeFile预定义变量
表3.14 Makefile中常见预定义变量命 令 格 式含 义AR库文件维护程序的名称,默认值为arAS汇编程序的名称,默认值为asCCC编译器的名称,默认值为cc转载 2012-03-14 10:26:01 · 2671 阅读 · 0 评论 -
通俗讲解Makefile编写方法<6>
五、定义模式规则你可以使用模式规则来定义一个隐含规则。一个模式规则就好像一个一般的规则,只是在规则中,目标的定义需要有"%"字符。"%"的意思是表示一个或多个任意字符。在依赖目标中同样可以使用"%",只是依赖目标中的"%"的取值,取决于其目标。有一点需要注意的是,"%"的展开发生在变量和函数的展开之后,变量和函数的展开发生在make载入Makefile时,而模式规则中的"%"则发生转载 2012-03-05 16:29:22 · 491 阅读 · 0 评论 -
通俗讲解Makefile编写方法<5>
五、make的参数 下面列举了所有GNU make 3.80版的参数定义。其它版本和产商的make大同小异,不过其它产商的make的具体参数还是请参考各自的产品文档。“-b”“-m”这两个参数的作用是忽略和其它版本make的兼容性。“-B”“--always-make”认为所有的目标都需要更新(重编译)。“-C ”“--directo转载 2012-03-05 16:28:50 · 1351 阅读 · 0 评论 -
通俗讲解Makefile编写方法<4>
使用条件判断—————— 使用条件判断,可以让make根据运行时的不同情况选择不同的执行分支。条件表达式可以是比较变量的值,或是比较变量和常量的值。一、示例 下面的例子,判断$(CC)变量是否“gcc”,如果是的话,则使用GNU函数编译目标。libs_for_gcc = -lgnunormal_libs =fo转载 2012-03-05 16:28:22 · 563 阅读 · 0 评论 -
通俗讲解Makefile编写方法<3>
五、定义命令包 如果Makefile中出现一些相同命令序列,那么我们可以为这些相同的命令序列定义一个变量。定义这种命令序列的语法以“define”开始,以“endef”结束,如:define run-yaccyacc $(firstword $^)mv y.tab.c $@endef 这 里,“run-yacc”是这个命令包的名字,转载 2012-03-05 16:27:46 · 535 阅读 · 0 评论 -
通俗讲解Makefile编写方法<2>
Makefile 总述———————一、Makefile里有什么? Makefile里主要包含了五个东西:显式规则、隐晦规则、变量定义、文件指示和注释。1、显式规则。显式规则说明了,如何生成一个或多的的目标文件。这是由Makefile的书写者明显指出,要生成的文件,文件的依赖文件,生成的命令。2、隐晦规则。由于我们的make有自动推导的功能转载 2012-03-05 16:26:36 · 573 阅读 · 0 评论 -
例解 autoconf 和 automake 生成 Makefile 文件
本文介绍了在 linux 系统中,通过 Gnu autoconf 和 automake 生成 Makefile 的方法。主要探讨了生成 Makefile 的来龙去脉及其机理,接着详细介绍了配置 Configure.in 的方法及其规则。3 评论:杨 小华, Linux 内核开发工程师, 自由撰稿人2006 年 9 月 21 日内容转载 2015-12-20 15:24:31 · 475 阅读 · 0 评论