- 博客(230)
- 收藏
- 关注
RSS订阅原创 Cache和DMA一致性
有Cache的CPU上使用DMA，保证一致性的核心手段是通过硬件监听、非缓存内存或软件维护。在嵌入式领域，最常用的方法是在DMA传输的关键路径上，由软件根据数据方向执行Cache的冲刷（Flush）和失效（Invalidate）操作，并确保DMA缓冲区正确对齐。
2026-02-21 20:17:48
551
原创 RTOS上下文保存
上下文保存 = 硬件自动压栈（R0-R3,R12,LR,PC,xPSR） + 软件手动压栈（R4-R11），最终将 PSP 存入 TCB。
2026-02-20 15:00:00
157
原创 ARM-中断管理
的内容复制到相应异常模式的备份寄存器 (指令）由软件预先安排，用于主动进入特权模式。) 的值保存到相应异常模式的链接寄存器 (：上述由硬件完成，而中断返回时必须由。因处理速度快，硬件上不支持嵌套。：将当前程序状态寄存器 (，开始执行中断服务程序。：将当前程序计数器 (（如STM32）支持。
2026-02-19 21:18:16
358
原创 简单表述pmos和nmos
衬底箭头指向外（从沟道指出），表示从N指向P。有时栅极输入端会画一个小圆圈表示低电平有效。: 导通电阻较小，开关速度快，在相同尺寸下面积更小。在数字电路中常用作“下拉”或“地”开关。在实际电路中，NMOS和PMOS常成对出现构成CMOS。利用两者开启条件相反的特性，实现。: 导通电阻较大，噪声容限较高。在数字电路中常用作“上拉”或“电源”开关。: 衬底箭头指向内（指向沟道），表示从P指向N。，从而显著降低静态功耗。
2026-02-18 22:15:05
256
原创 2025个人小结
2、不用太在意篇幅，必须要满足有自己学到的一个知识点，哪怕是很小的一点，用自己语言讲出来。3、转载文章自己要精读过，用AI辅助生成内容要自己读且提炼过；去年年中开始有日更想法，实践半年感觉精力有限，水文偏多。1、在没有能力做到持续输出精品文章时，依旧保持日更；
2026-02-17 22:00:00
94
原创 LAN9253中文注释第八章
主机总线接口（HBI）模块提供高速异步客户端接口，助力设备与主机系统之间的通信。该接口支持访问系统控制与状态寄存器（CSRs）、内部先进先出队列（FIFOs）及存储器，并可根据字节序选择执行字节交换操作。
2026-02-16 12:29:33
684
原创 LAN9253中文注释第七章
LAN9253 的系统中断为向量式可屏蔽中断，支持多中断源独立使能 / 禁用、中断状态单独查询与清零，中断输出引脚（IRQ）可配置极性和输出模式，适配不同主机的中断处理机制，同时中断可作为低功耗模式的唤醒源，实现功耗控制与事件响应的结合。LAN9253 的中断系统为高度可编程、高可靠性的向量式可屏蔽中断，通过 16 个独立中断源实现全功能模块的事件响应，结合高 / 普通优先级划分、IRQ 引脚灵活配置，适配不同工业嵌入式系统的中断处理需求。
2026-02-15 12:00:00
481
原创 LAN9253中文注释第六章
时钟系统以 25MHz 晶振为核心，通过 PLL 派生各模块时钟，支持时钟菊花链和输出，满足系统同步需求；复位系统提供多层级复位方式，芯片级复位保证全器件初始化，单模块复位实现精准控制，且复位后配置带锁存、EEPROM 自动加载，简化系统初始化；电源管理支持多层级、精细化功耗控制，兼顾低功耗与快速唤醒，丰富的唤醒源和灵活的通知方式，适配不同工业场景的功耗需求；所有功能均通过寄存器可编程配置。
2026-02-14 12:45:46
926
原创 LAN9253中文注释第四/五章
本章详细介绍器件寄存器映射，总结各类可直接寻址的系统控制与状态寄存器（CSR）；功能对应的章节提供系统 CSR 的详细描述；器件各子模块中还有额外的间接寻址寄存器，其详细信息也在对应章节中说明。寄存器映射支持两种地址模式，兼容模式确保与 LAN9252 的硬件和软件兼容性，EtherCAT 直接映射模式优化小数据块传输速度。系统控制与状态寄存器覆盖复位、电源管理、中断、定时器等核心功能，通过明确的地址偏移和访问规则实现主机对器件的全面控制。
2026-02-13 07:50:00
727
原创 LAN9253中文注释第三章
配置带内置电阻以防止信号悬空；：带下划线的符号名称为配置带，配置带值在上电复位、EtherCAT 复位或 RST# 解除断言时锁存，详见 3.3 节；：带下划线的符号名称为配置带，配置带值在上电复位、EtherCAT 复位或 RST# 解除断言时锁存，详见 3.3 节。：带下划线的符号名称为配置带，配置带值在上电复位、EtherCAT 复位或 RST# 解除断言时锁存，详见 3.3 节。：带下划线的符号名称为配置带，配置带值在上电复位、EtherCAT 复位或 RST# 解除断言时锁存，详见 3.3 节。
2026-02-12 18:01:17
829
原创 LAN9253中文注释第二章
LAN9253 是一款带双集成以太网 PHY 的 2/3 端口 EtherCAT 从设备控制器，每个 PHY 均包含支持 100Mbps（100BASE-TX）操作的全双工收发器。该器件支持 HP 自动交叉侦测（Auto-MDIX），可使用直连或交叉以太网电缆，同时兼容 EtherCAT P 标准并支持信号质量指数（Signal Quality Index）PHY 诊断功能。
2026-02-11 20:03:31
913
原创 操作系统系统调用执行过程
在内核态执行请求的服务（如文件操作、进程管理等）操作系统内核根据系统调用号查找对应的服务程序。服务程序执行完毕后，恢复之前保存的处理器状态。应用程序在用户空间中准备系统调用所需的参数。系统调用的结果通过寄存器或特定内存位置返回。这个过程中，内核拥有完全的硬件访问权限。这些参数通常通过寄存器或栈传递给内核。这是从用户态切换到内核态的关键一步。CPU模式从用户态切换到内核态。CPU模式从内核态切换回用户态。内核验证参数的有效性和安全性。保存处理器状态（寄存器等）将控制权交还给用户程序。陷入指令（如x86的。
2026-02-10 18:02:05
155
原创 常见ADC解析
架构类型分辨率转换速率关键优势主要限制逐次逼近型12-18位精度速度均衡抗噪能力有限双积分型16-24位1-100SPS高精度高抗扰转换速率极低流水线型8-16位超高转换速率功耗大、延迟高Sigma-Delta型16-32位1SPS-1MSPS超高分辨率带宽受限。
2026-02-09 19:59:41
428
原创 单播、广播与组播
广播是数据包从单一源地址发往同一广播域内所有主机的通信方式。广播数据包使用特殊的广播地址，接收方网卡在链路层识别并处理广播帧。组播实现从单一源向特定接收者集合的高效数据分发。接收者通过加入特定组播组表明接收意愿，网络设备仅向包含组播组成员的方向转发数据。
2026-02-08 14:22:06
931
转载 【转载】i.MX RT1176 Nor Flash启动中DEBUG正常但RELEASE版本失败的问题
中断向量表位置必须精确：必须与芯片启动地址和调试脚本期望地址完全一致KEEP指令至关重要：防止链接器优化删除关键段内容RELEASE优化具有破坏性：可能暴露代码中潜在的时序和硬件依赖问题系统化排查：通过对比分析定位问题根源。
2026-02-07 17:15:59
30
原创 0欧电阻作用
不同配置的电路可用同一PCB，通过贴0Ω或实际电阻来区分，降低生产复杂度。：用于模拟地（AGND）和数字地（DGND）的单点连接，抑制干扰。：通过贴或不贴来决定线路是否接通，用于版本兼容或功能选择。：在高频电路中可充当小电感或电容，改善EMC（电磁兼容）。：在匹配电路不确定时先贴0Ω，调试后更换为具体阻值元件。：过流时先熔断，保护后级电路（需选熔断电流合适的型号）。：方便测试电路电流（串联后临时拆下接电流表）。：布线困难时，可用0Ω电阻跨接，解决走线难题。：实现保护接地、工作接地等的独立系统连接。
2026-02-06 19:31:50
430
原创 嵌入式系统设计师软考个人笔记＜4＞
操作系统是管理和控制计算机硬件与软件资源的系统软件，作为用户与计算机硬件之间的接口，为用户和应用程序提供良好的运行环境。│ 进程实体 ││ 程序块 │ 数据块 │ 进程控制块 ││ (代码段) │ (数据段) │ (PCB) │。
2026-02-05 18:32:22
930
原创 C内存布局
变量类型作用域存储位置生命周期初始化全局变量整个程序数据区程序运行期间默认0或指定值静态全局变量当前文件数据区程序运行期间默认0或指定值自动局部变量函数内部栈区函数执行期间未初始化，值不确定静态局部变量函数内部数据区程序运行期间默认0或指定值（仅一次）
2026-02-04 20:37:20
299
原创 嵌入式软件开发工具与方法
在宿主机（如x86）上生成目标机（如ARM、MIPS）可执行代码的过程。：预处理器 + 编译器 + 汇编器 + 链接器 + 库文件。建立分层次的调试体系：日志 + 监控器 + OCD组合使用。需根据应用场景平衡大小优化(-Os)与速度优化(-O2)支持多种编程语言语法高亮（C/C++、汇编等）：优化级别（代码大小vs执行速度权衡）：Git, SVN（尤其适合团队协作）：成本低、不占用系统资源、支持实时调试。：使用Thumb指令集（ARM特有）一体化开发体验：编辑+编译+调试。
2026-02-02 20:15:49
505
原创 主频、带宽概念
对于物联网等联网设备，网络接口（以太网、Wi-Fi、LoRa等）的带宽决定了设备与云端或其它节点交换数据的能力，是功能实现的关键。：决定了内存的读写速率。总线的工作频率是性能的基础驱动力，提高频率能直接提升数据速率，但也会带来信号完整性挑战、电磁干扰和功耗增加的问题。，它综合了带宽和延迟的影响，反映了总线的真实工作效率。如果说总线是“高速公路”，那么主频就是各部件运行的“心跳频率”，它决定了每个组件自身的工作节奏。：主板上的“协调中枢”频率，它由主板上的时钟发生器产生，是其它许多频率的基准。
2026-01-31 18:41:06
769
原创 UART串口不定长数据接收方法
在嵌入式系统中，串口（UART）通信时，数据通常以不定长的“帧”为单位发送。串口硬件本身只能识别单个字节的接收完成，无法自动判断一帧数据何时开始和结束。中断只负责将数据存入缓冲区，主程序从缓冲区读取并解析数据，实现接收与处理的解耦。基于数据连续性假设：如果在一定时间内没有收到新数据，则认为当前帧已结束。实际应用中常组合使用，如：空闲中断+协议解析，或环形缓冲区+超时判断。在通信协议中定义固定的帧结构，通过识别帧头、帧长等信息来确定帧边界。，硬件会触发空闲中断，标志着一帧数据传输结束。
2026-01-30 18:16:33
681
原创 RCC—使用HSE/HSI配置时钟
RCC ：reset clock control 复位和时钟控制器。本章我们主要讲解时钟部分，特别是要着重理解时钟树，理解了时钟树，F407的一切时钟的来龙去脉都会了如指掌。
2026-01-29 18:06:18
970
原创 XTAL 晶振
仅含石英晶体片，需依赖外部振荡电路工作核心特性：压电效应 → 机械振动 ↔ 电信号转换接口：两引脚（接地、信号）或四引脚（含外壳接地）优势：成本低、频率调整灵活集成晶体+振荡电路+缓冲输出核心特性：即插即用，输出标准电平（CMOS/LVDS等）接口：四引脚（电源、地、输出、使能）优势：稳定性高、抗干扰强。
2026-01-27 19:45:27
333
原创 嵌入式系统设计师软考个人笔记＜3＞
原理图设计元件库管理、层次化设计、设计规则检查（ERC）；PCB设计布局、布线、约束管理、仿真对接；库管理创建与管理符号、封装、焊盘；仿真与验证信号完整性、电源完整性分析。
2026-01-26 20:19:50
562
原创 C 语言 restrict 关键字
restrict是 C99 新增的指针修饰符，核心是向编译器声明 “该指针是对应内存的唯一访问方式”；主要价值是释放编译器优化潜力，提升内存访问密集型代码的执行效率；使用时必须保证约束成立，否则会引发未定义行为，且仅适用于指针类型。
2026-01-25 20:09:02
107
原创 高频知识点：C 语言 的inline 关键字
inline减少函数调用开销规避参数压栈、寄存器保存与恢复等操作消除跳转指令带来的流水线中断典型函数调用开销：5-15 个时钟周期优化执行效率消除跳转延迟，提升 CPU 流水线效率为编译器提供更多优化可能性避免分支预测失败带来的性能损失。
2026-01-24 13:00:00
663
原创 RS-485通讯协议
与CAN类似，RS-485是一种工业控制环境中常用的通讯协议，它具有抗干扰能力强、传输距离远的特点。RS-485通讯协议由RS-232协议改进而来， 协议层不变，只是改进了物理层，因而保留了串口通讯协议应用简单的特点。
2026-01-22 21:09:13
858
原创 UART寄存器分类介绍
用于反馈 UART 的运行状态（发送 / 接收完成、错误等），是软件判断通信状态的核心依据。用于控制 UART 的基本功能（发送 / 接收使能、中断使能等），通常分为。用于配置 UART 的通信波特率（如 9600、115200），通常是。4 大类，不同 MCU 的寄存器名称可能不同，但功能一致。用于配置 UART 的通信参数（数据位、校验位、停止位）。通用 UART 模块的寄存器通常分为。（通过系统时钟分频得到目标波特率）。（或拆分多个寄存器）。
2026-01-21 20:50:06
731
原创 SxsTrace.exe使用笔记
SxsTrace.exe是Windows操作系统（Vista及以上版本）内置的命令行诊断工具，专用于追踪和分析Side-by-Side组件加载失败问题。该工具位于Windows系统目录（通常为），属于Windows原生支持工具集的一部分。
2026-01-13 20:15:49
603
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人