- 博客(9)
- 收藏
- 关注
RSS订阅原创 UVM phase机制
在uvm_component组件内，注册到factory机制的组件，一般内部都会有运行phase的function或task，保证在验证过程，环境能够有序执行，完成验证任务。UVM提供了两大类phase，一类是用function实现的function phase，一类是用task实现的task phase，两大类phase各有各的特点和使用场景。UVM的完整phase机制包括下图所示内容。
2024-03-26 01:08:51
801
1原创 访问字典的键20211221
今日在代码里错误的使用了dic.keys()直接用dic.keys输出为dict_keys([键])keys返回一个列表，里面包括所有键建议用keys就用for循环若要访问某个键，可以先转化为列表。 initial_name=list(user)[0] initial_num=user[initial_name]...
2021-12-21 14:25:25
359
转载 集成电路技术梳理
集成电路技术产业及技术介绍梳理2017-07-02 12:41来源：内容来自国元证券股份有限公司 ，谢谢。本文从概念入手，从几个维度全面解读集成电路产业链和相关的一些技术介绍，务求让大家看完此文，对集成电路的一些基础的流程和技术有简单的了解：集成电路：从发明到应用集成电路（ IC）是指经过特种电路设计，利用半导体加工工艺，集成于一小块半导体（如硅、锗等） 晶片上的一组微型电子电路。 IC...
2019-06-27 15:35:06
3205
转载 聚类分析法
聚类分析指将物理或抽象对象的集合分组为由类似的对象组成的多个类的分析过程。它是一种重要的人类行为。聚类分析的目标就是在相似的基础上收集数据来分类。聚类源于很多领域，包括数学，计算机科学，统计学，生物学和经济学。在不同的应用领域，很多聚类技术都得到了发展，这些技术方法被用作描述数据，衡量不同数据源间的相似性，以及把数据源分类到不同的簇中。中文名 聚类分析 外文名 Cluster analysis...
2019-04-24 18:14:00
2614
转载 串行差分传输
并行接口速度比串行接口速度快，这是若干年前的情况了。在实际时钟频率比较低的情况下，并口因为可以同时传输若干比特，速率确实比串口快。但是，随着技术的发展，时钟频率越来越高，并行导线之间的相互干扰越来越严重。并行接口因为有多条并行且紧密的导线，但时钟频率提高的一定程度时，传输的数据已经无法恢复。而串口因为导线少，线间干扰容易控制，反而可以通过不断提高时钟频率来提高传输速率。而且串口的端子也会比较...
2019-04-17 22:02:18
4892
转载 最大似然与最小二乘
最大似然与最小二乘导入导入看似最小二乘估计与最大似然估计在推导得到的结果很相似，但是其前提条件必须引起大家的注意！！！对于最小二乘估计，最合理的参数估计量应该使得模型能最好地拟合样本数据，也就是估计值和观测值之差的平方和最小，其推导过程如下所示。其中Q表示误差，Yi表示估计值，Yi’表示观测值。对于最大似然法，最合理的参数估计量应该使得从模型中抽取该n组样本观测值的概率最大，也就是概率分布...
2019-04-16 21:33:10
122
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人