- 博客(0)
- 资源 (3)
- 收藏
- 关注
基于MIG的DDR3读写测试电路Vivado工程已上板测试
自己编写的基于MIG IP核的针对DDR3的读写测试电路,非自带的示例工程,可用于快速熟悉MIG用户接口的时序关系及使用方法。压缩包内为Vivado工程,已成功上板调试。附带testbench,tb里包含有DDR3仿真模型及wiredelay模块的使用方法,仅供参考。
2019-04-01
verilog流水灯状态机实现
verilog流水灯状态机实现,简单里例程。verilog流水灯状态机实现,简单里例程verilog流水灯状态机实现,简单里例程verilog流水灯状态机实现,简单里例程verilog流水灯状态机实现,简单里例程。
2018-05-09
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人