- 博客(3)
- 收藏
- 关注
RSS订阅原创 Vivado与Modelsim联合仿真时卡在Executing analysis and compilation step
Vivado可抑制的（suppressible）的错误在modelsim不通过。打开vivado tcl查找错误出处.修改后可成功打开modelsim。Vivado 2020.2与Modelsim2020.4。
2025-05-18 17:52:45
203
原创 ZYNQ AXI-Uartlite串口回环(二) (基于Vivado 2024.2和Vitis 2024.2)
与VS Code相同，按下Ctrl+Shift+P（或view -> command palette）呼出命令面板，输入open serial并点击，点击选择对应的COM端口和115200波特率。ZYNQ AXI-Uartlite串口回环(一) (基于Vivado 2024.2和Vitis 2024.2)http://weixin.qq.com/r/lxP27qvEPfZCre_N90aF (二维码自动识别)打开串口调试助手，设置COM口，波特率115200，选择ASCII码发送接收。
2025-02-19 16:05:24
1116
原创 ZYNQ AXI-Uartlite串口回环(一) (基于Vivado 2024.2和Vitis 2024.2)
最近需要扩展ZYNQ PS端的串口数量，在迁移到目标工程之前，在ZYNQ最小系统上做了实验，开发工具使用了Vivado 2024.2和Vitis 2024.2。本文将介绍Vivado工程的创建，vitis工程见ZYNQ AXI-Uartlite串口回环(二) (基于Vivado 2024.2和Vitis 2024.2)。Vitis 工程建立见：ZYNQ AXI-Uartlite串口回环(二) (基于Vivado 2024.2和Vitis 2024.2)
2025-02-19 16:02:19
556
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人