- 博客(611)
- 资源 (1)
- 收藏
- 关注
RSS订阅
原创 Cadence 电路仿真宝典【目录】
欢迎大家来到《Cadence PCB宝典》该专栏包括【实战篇】【建模篇】【激励篇】【疑难篇】四个部分，以供大家参考。大家直接点击大纲中蓝色标题即可轻松传送。
2022-05-09 18:36:24
4327
3
原创 Cadence PCB宝典【目录】
欢迎大家来到《Cadence PCB宝典》该专栏包括【入门篇】【提升篇】【技巧篇】【疑难篇】四个部分，以供大家参考。大家直接点击大纲中的蓝色标题即可轻松传送。
2022-04-30 12:29:08
2448
5
原创 Cadence 硬件宝典【目录】
欢迎大家来到《Cadence 硬件宝典》该专栏包括【入门篇】【提升篇】【技巧篇】【疑难篇】四个部分，以供大家参考。大家直接点击大纲中的蓝色标题即可轻松传送。
2022-04-30 09:30:46
3357
原创 硬件学习手册【总目录】
欢迎大家来到《硬件开发手册》，专栏主要包括三部分。第一部分：开发调试经验篇：提升动手实践能力及项目管理的能力；第二部分：硬件排故经验篇：提升发现问题解决问题的能力；第三部分：常用电路解析篇：扩展设计素材，提升创造能力。在开始专栏的更新前，博主先列出专栏的大纲，以供大家参考。大家直接点击大纲中的蓝色标题即可轻松传送。..................
2022-04-01 17:58:21
1539
7
原创 Cadence PSpice 仿真11：电感型低通滤波器最坏情况分析仿真实战图文教程
在进行蒙特卡罗分析时会将元器件的容差考虑进去，然后通过运行多次的随机仿真，得到电路输出的一个范围。但是多数情况下设计师关注的只是电路的最坏情况是否满足设计要求。PSpice的最坏情况分析是取在容差的边界点元件参数进行仿真以计算出电路输出的最坏情况。所以如果如果电路中有10个元件的话，需要先取10个元件的标准值仿真1次，然后再分别在10个元件的容差边界处各仿真1次，然后再对仿真结果进行统计和计算，再最坏情况下再仿真1次。
2022-03-04 22:53:02
787
4
原创 Cadence PSpice 仿真10：Boost升压电源电路蒙特卡洛分析直方图仿真实战图文教程
蒙特卡罗分析法（Monte Carlo method），是一种采用随机抽样（Random Sampling）统计来估算结果的计算方法 ，蒙特卡罗分析可用于对PSpice的分析结果进行多次扫描而进行统计分析。由于电路中元器件的值都是有容差的，比如10K的电阻误差可能是1%或者5%，1uF的电容误差可能是10%或者20%等，同样电路所处的环境的温度湿度等也是变化的，蒙特卡洛分析可以对电路进行多次分析并对比进而对元器件容差引起的电路输出的误差进行统计分析。在计算电路的成本，合格率，中心值，方差等数据时，蒙特卡洛分
2022-03-04 22:46:49
1315
5
原创 Cadence PSpice 仿真9：低通滤波器蒙特卡洛分析仿真实战图文教程
蒙特卡罗分析法（Monte Carlo method），是一种采用随机抽样（Random Sampling）统计来估算结果的计算方法 ，蒙特卡罗分析可用于对PSpice的分析结果进行多次扫描而进行统计分析。由于电路中元器件的值都是有容差的，比如10K的电阻误差可能是1%或者5%，1uF的电容误差可能是10%或者20%等，同样电路所处的环境的温度湿度等也是变化的，蒙特卡洛分析可以对电路进行多次分析并对比进而对元器件容差引起的电路输出的误差进行统计分析。在计算电路的成本，合格率，中心值，方差等数据时，蒙特卡洛分
2022-02-27 21:25:51
2085
4
原创 Cadence PSpice 仿真8：带阻滤波器温度分析仿真实战图文教程
带阻滤波器允许低于某一频率或高于某一频率的所有信号通过，而滤除在指定频率段的信号，带阻滤波器可以通过1个低通滤波器和1个高通滤波器的并联来实现。本文以带阻滤波器的输出曲线为例，使用Capture的PSpice软件完成其温度分析仿真的过程。
2022-02-26 10:44:59
965
3
原创 2小时掌握Allegro PCB 封装焊盘设计专题
PCB的封装设计时PCB设计师必备的技能，Allegro的封装时由焊盘PAD构成的，这部分详述焊盘和封装的设计方法。本专题建议学习时间2小时。为方便阅读，大家直接点击大纲中的蓝色标题即可轻松传送。
2023-06-02 00:31:44
214
原创 2小时快速掌握Allegro PCB 软件环境设置专题
在使用Allegro进行PCB设计前，为提升设计效率，首先需要对软件进行一些设置，这部分详细介绍进行PCB设计前需要进行的设置。本专题建议学习时间2小时。为方便阅读，大家直接点击大纲中的蓝色标题即可轻松传送。
2023-06-01 22:54:00
323
原创 1小时入门Allegro PCB设计专题
这部分以一个简单的测试工装的PCB设计为例，共计3篇文章，帮助新人1小时快速入门。学习目标：能够使用Cadence Allegro开始项目开发。为方便阅读，大家直接点击大纲中的蓝色标题即可轻松传送。
2023-06-01 22:43:47
17
原创 Cadence Allegro 光绘过孔文件Gerber专题
PCB的生产文件Gerber，包括各个电气层的光绘文件和电气层间连接的过孔文件以及参数说明文件构成。生产文件是PCB生产和SMT焊接的重要文件，本专题详述Gerber文件的构成，导出方法等相关内容。为方便阅读，大家直接点击大纲中的蓝色标题即可轻松传送。
2023-05-31 23:58:46
183
原创 Cadence Allegro DXF相关专题
DXF文件是一种CAD结构视图软件和Allegro PCB设计软件均能识别的文件格式。是结构设计师和电路设计师沟通的重要工具，这个系列文章详细讲解DXF文件的导入导出文件构成等相关内容。为方便阅读，大家直接点击大纲中的蓝色标题即可轻松传送。
2023-05-31 23:44:19
9
原创 Allegro Design Partition 创建设计分区Generating Partition Areas图文教程
在Allegro PCB的并行设计中，顶层设计师首先应决定应该创建几个设计分区，并创建这些分区及分区间的布局情况，并将这些分区分配给不同的模块设计师，不同模块设计师并行完成设计任务以提升效率。
2023-05-31 23:34:07
6
原创 Cadence OrCAD Capture 搜索的到的元器件无法在图纸中找到的问题
本文简单介绍在使用Capture绘图时，搜索元器件或其他对象，存在搜索结果，但在图纸中无法找到的原因和解决方案。
2023-05-31 23:08:56
105
原创 Cadence Allegro Design Partition 分区设计常见的经验法则汇总
当前电子系统越来越复杂，设计周期越来越短，一块PCB的电路设计经常需要多个硬件设计师和layout设计师共同完成。Allegro的Design Partitioning功能可满足PCB Layout阶段分层并行开发的需求。为了更加高效和可靠的完成PCB的并行开发过程，设计团队往往需要遵守一些经验性的法则，本文对这些法则进行解读和汇总，以帮助初学者和进阶者更好的使用该功能。
2023-05-19 00:19:51
216
原创 Cadence OrCAD Capture CIS 基于CIS数据库设计专题大纲
层次化设计支持将成熟的电路图直接打包生成电路模块，以在顶层模块中其调用，并进行顶层的设计。这种设计方法可以让设计师不必太多关注底层的电路设计，而更多的关注系统层面，可以有效的积淀设计资源，提升设计效率。本专题详细介绍使用Capture软件进行层次化设计时的一些技巧。大家直接点击大纲中的蓝色标题即可轻松传送。
2023-04-24 23:22:35
173
原创 Cadence OrCAD Capture CIS Database Part数据库启动和运行非常缓慢的解决方法
如下图所示在使用 Database Part添加元器件时，软件运行缓慢，需要等待较长的时间。本文简单介绍其解决方法。
2023-04-24 23:13:05
93
原创 Cadence OrCAD Capture 层次化设计专题
层次化设计支持将成熟的电路图直接打包生成电路模块，以在顶层模块中其调用，并进行顶层的设计。这种设计方法可以让设计师不必太多关注底层的电路设计，而更多的关注系统层面，可以有效的积淀设计资源，提升设计效率。本专题详细介绍使用Capture软件进行层次化设计时的一些技巧。大家直接点击大纲中的蓝色标题即可轻松传送。
2023-04-14 00:08:00
102
原创 Cadence OrCAD Capture 层次化电路设计展开的方法
典型的层次化设计是指顶层模块中，调用1个电路模块超过1次的电路设计。这种电路设计方法，将电路模块视为IP核直接使用，且不对其内部内容进行更改。但是有时，需要将这种电路进行展开以便分别对其进行更改而不改变其标号。
2023-04-13 23:56:35
673
原创 Cadence OrCAD Capture更改顶层模块的电路来源的方法
如下图所示在层次化设计图中，通过将电路封装从顶层的模块，然后进行顶层设计。本文介绍，直接更改顶层模块对应的电路图的方法。
2023-04-13 23:53:50
36
原创 Cadence OrCAD Capture复制粘贴电路图技巧专题
电路的设计很多时候都不是从0到1或从无到有的设计，而是在已有电路上的修修补补。在使用OrCAD Capture进行电路设计时，常常需要用到复制和粘贴的功能，为了使设计更加高效；并与结构，PCB，仿真，信号完整性等工程师更方便的交流，硬件设计师必须掌握复制粘贴原理图的一些技巧。
2023-04-13 00:16:59
236
原创 Cadence OrCAD Capture 保持元器件编号情况复制元件，复制后元器件编号与复制前不同的问题解决
如下图所示复制时，已经勾选了“Preserve reference on copy”但是复制后的编号却与复制前不一样。本文简单介绍其原因及解决方法。
2023-04-13 00:04:21
144
原创 Cadence OrCAD Capture 一个元器件有多个编号问题说明
如下图所示1个元器件存在，R25，R40和R56三个不同的编号，本文详细介绍其原因和存在的意义。
2023-04-12 23:59:17
135
原创 Cadence OrCAD Capture 复制粘贴电路时保持元器件自动编号的方法图文教程
本文简单介绍使用Capture软件复制电路时保持元器件自动编号的方法。
2023-04-12 23:54:23
248
原创 Cadence OrCAD Capture 复制粘贴电路时元器件编号保持问号的方法图文教程
本文简单介绍使用Capture软件复制电路时保持元器件编号保持问号的方法。
2023-04-12 23:52:48
86
原创 Cadence OrCAD Capture 复制粘贴电路时元器件标号保持不变的方法图文教程
本文简单介绍使用Capture软件复制电路时保持元器件编号不改变的方法。
2023-04-12 23:49:58
358
原创 Cadence Allegro 无法创建设计分区Create Partitions的解决方法
在使用Allegro进行团队化设计PCB时，需要首先新建不同的分区，本文简述使用Allegro无法创建分区的解决方案。
2023-04-10 00:02:09
53
原创 Cadence Allegro 导出Waived Design Rules Check Report报告详解
本文简单介绍什么是Waived Design Rules Check Report，以及该报告作用和导出方法。
2023-04-09 23:59:25
720
原创 Cadence Allegro 导出Unused Blind/Buired Via Report报告详解
本文简单介绍什么是Unused Blind/Buired Via Report，以及该报告作用和导出方法。
2023-04-09 23:53:20
558
原创 Cadence Allegro 导出Unplaced Component Report报告详解
本文简单介绍什么是Unplaced Component Report，以及该报告作用和导出方法。
2023-04-09 23:50:54
496
原创 Cadence Allegro 导出Unassigned Functions Report报告详解
本文简单介绍什么是Unassigned Functions Report，以及该报告作用和导出方法。
2023-04-09 23:48:34
573
原创 Cadence Allegro 导出Unconnected Pins Report报告详解
本文简单介绍什么是Unconnected Pins Report，以及该报告作用和导出方法。
2023-04-09 23:48:10
520
原创 Cadence Allegro 导出Testprep Report报告详解
文简单介绍什么是Testprep Report，以及该报告作用和导出方法。
2023-04-09 23:43:14
90
原创 Cadence Allegro 导出Symbol Pin Report报告详解
本文简单介绍什么是Symbol Pin Report，以及该报告作用和导出方法。
2023-04-09 23:42:50
297
原创 Cadence Allegro 导出Symbol Library Path Report报告详解
本文简单介绍什么是Symbol Library Path Report，以及该报告作用和导出方法。
2023-04-09 23:40:08
283
原创 Cadence Allegro 导出Symbol Availability Check报告详解
本文简单介绍什么是Symbol Availability Check，以及该报告作用和导出方法。
2023-04-09 23:34:21
81
原创 Cadence Allegro 导出Summary Drawing Report报告详解
本文简单介绍什么是Summary Drawing Report，以及该报告作用和导出方法。
2023-03-28 00:00:07
134
2
原创 Cadence Allegro 导出Spare Function Report报告详解
本文简单介绍什么是Spare Function Report，以及该报告作用和导出方法。
2023-03-27 23:56:08
70
Cameralink接口标准详细讲解
2022-03-16
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人