![](https://img-blog.csdnimg.cn/20201014180756930.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
静态时序分析
fzhykx
fzhykx
展开
-
静态时序分析(一):基本概念
时序分析时FPGA设计中永恒的话题,也是FPGA开发人员设计进阶的必由之路。慢慢来,先介绍时序分析中的一些基本概念。1. 时钟相关时钟的时序特性主要分为抖动(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Distortion)3点。对于低速设计,基本不用考虑这些特征;对于高速设计,由于时钟本身的原因造成的时序问题很普遍,因此必须关注。1. 时钟抖动 (clock jitter...转载 2018-05-02 21:06:14 · 19497 阅读 · 2 评论 -
静态时序分析(二):赛灵思时钟约束基本概念
虽然sdc大大小小有上百条命令,但实际常用的其实就那么10几条。今天我们来介绍下与时钟相关的命令。主要有以下命令:create_clockcreate_generated_clockset_clock_uncertaintyset_clock_groups任何sdc首先定义的都是时钟,对于一个同步电路而言,缓存器和缓存器之间的路径延迟时间必须小于一个Clock 周期(Period),也就是说,当我...翻译 2018-05-05 15:10:08 · 3279 阅读 · 0 评论