Vivado
Pilgrim2017
知行合一,有容乃大
展开
-
Vivado中PLL IP核例化
在开发PL时一般都会用到分频或倍频,对晶振产生的时钟进行分频或倍频处理,产生系统时钟和复位信号,这是同步时序电路的关键,这时就需要使用到时钟向导IP,下面就介绍一下在vivado中进行PL开发时调用IP的方法。 首先打开vivado,新建一个RTL项目。 点击导航窗口上的IP Catalog 选项,如图一所示:图一 在search处搜索自转载 2018-02-04 10:17:21 · 21207 阅读 · 4 评论 -
Xilinx 7系列例化MIG IP core DDR3读写
DDR3读写在工程上多是通过例化MIG,调用生成IPcore的HDL FunctionalModel。DDR读写数据可以用到状态机,后期再添砖加瓦吧,当下先对比一下网上找的一段程序和自己例化后的程序。另外,仿真了十余分钟,最后的是什么鬼?一头雾水T.T。想着每一次要分析信号要等那么久就难受。7系列例化MIG IP core DDR3读写" alt="Xilinx 7系列例化MIG IP转载 2018-02-04 17:14:34 · 14478 阅读 · 0 评论 -
vivado与modelsim的联合仿真
vivado软件中也自带仿真工具,但用了几天之后感觉仿真速度有点慢,至少比modelsim慢挺多的。而modelsim是我比较熟悉的一款仿真软件,固然选它作为设计功能的验证。为了将vivado和modelsim关联,需要进行一些设置,下面一一介绍。一、在vivado中设置modelsim(即第三方仿真工具)的安装路径。在vivado菜单中选择“Tools”——>“Options...”,选择...转载 2018-04-06 23:52:33 · 761 阅读 · 0 评论 -
Vivado2016 中调用 UltraEdit 方法
想利用UltraEdit编辑代码,自己摸索了一段时间,终于找到方法(如图):首先安装好UltraEdit;1 点击vivado菜单栏中tool选项,选择options;2 左边选择Text Editor;3 在Curgent Editor栏中选Custom Editor;4 点击后边 “…”按钮;5 在⑤处,按照Editor中的格式,粘贴UltraEdit的安装路径,并删除 ”-[line num...原创 2018-06-01 15:05:49 · 2870 阅读 · 0 评论