硬件描述语言
悟空在游泳
无
展开
-
Verilog HDL-1
门级风格的描述//二选一数据选择器的门级风格描述 module mux_str(out,a,b,sel); input a,b,sel; //输入端口声明 output out; //输出端口声明 not gate(net1,sel); //非门gate中,net1是输出,sel是输入 and gate2(net2,a,ne原创 2017-11-26 20:18:59 · 512 阅读 · 0 评论 -
Verilog HDL-2
标识符 Verilog HDL中的标识符可以是任意一组字母、数字、符号和(下划线)符号的组合。标识符是区分大小写的,第一个字符必须是字母或者下划线,不能以数字和符号和_(下划线)符号的组合。标识符是区分大小写的,第一个字符必须是字母或者下划线,不能以数字和符号开始。例如:Max,MIN,Four$,_Y2011.关键字 关键字时Verilog HDL中预留的表示特定含义的保留标识符,Verilo原创 2017-11-26 21:17:42 · 253 阅读 · 0 评论 -
Verilog HDL-3
模块的组成 模块是Verilog HDL设计中的基本功能块,用于描述某个设计的功能或结构,以及它与其他模块进行通信的端口。端口是模块与外部环境交互的接口和通道。模块定义说明: 1.模块以关键字module开始,并以关键字endmodule结束 2.模块名、端口列表、端口声明和可选的参数声明必须出现在其他部分前面;同样地,为了使模块描述清晰和具有良好的可读性,变量、寄存器、线网和参数等的声明部分原创 2017-11-26 22:34:33 · 367 阅读 · 0 评论