JESD79-3F DDR3 SDRAM 标准文档下载

JESD79-3F DDR3 SDRAM 标准文档下载

【下载地址】JESD79-3FDDR3SDRAM标准文档下载 JESD79-3F DDR3 SDRAM 标准文档下载 【下载地址】JESD79-3FDDR3SDRAM标准文档下载 项目地址: https://gitcode.com/open-source-toolkit/8e166

资源介绍

本仓库提供了一个重要的资源文件下载,即 JESD79-3F DDR3 SDRAM Standard。该文档是DDR3 SDRAM(同步动态随机存取存储器)的标准规范,对于从事硬件设计、嵌入式系统开发以及存储器相关领域的工程师和技术人员来说,具有极高的参考价值。

文件描述

  • 文件标题: JESD79-3F DDR3 SDRAM Standard
  • 文件格式: 文字版
  • 文件内容: 该文档详细描述了DDR3 SDRAM的技术规范、电气特性、时序要求、接口定义等内容,是理解和应用DDR3 SDRAM的重要参考资料。

适用人群

  • 硬件工程师
  • 嵌入式系统开发者
  • 存储器设计与测试人员
  • 电子工程相关专业的学生和研究人员

使用说明

  1. 点击下载链接,获取文件。
  2. 使用支持的文档阅读器(如PDF阅读器)打开文件。
  3. 根据需要,参考文档中的技术规范和参数进行设计或开发工作。

注意事项

  • 请确保在合法和合规的范围内使用该文档。
  • 该文档为标准规范,建议在实际应用中结合具体产品和技术手册进行参考。

贡献与反馈

如果您在使用过程中发现任何问题或有改进建议,欢迎通过仓库的Issue功能提出反馈。我们非常感谢您的贡献,并将及时处理您的反馈。


希望这份文档能够帮助您在DDR3 SDRAM的设计和应用中取得更好的成果!

【下载地址】JESD79-3FDDR3SDRAM标准文档下载 JESD79-3F DDR3 SDRAM 标准文档下载 【下载地址】JESD79-3FDDR3SDRAM标准文档下载 项目地址: https://gitcode.com/open-source-toolkit/8e166

DDR3 protocol 3 Functional Description.............................................................................................................17 3.1 Simplified State Diagram.................................................................................................17 3.2 Basic Functionality ..........................................................................................................18 3.3 RESET and Initialization Procedure ................................................................................19 3.3.1 Power-up Initialization Sequence .............................................................................19 3.3.2 Reset Initialization with Stable Power......................................................................21 3.4 Register Definition...........................................................................................................22 3.4.1 Programming the Mode Registers ............................................................................22 3.4.2 Mode Register MR0..................................................................................................23 3.4.3 Mode Register MR1..................................................................................................27 3.4.4 Mode Register MR2..................................................................................................30 3.4.5 Mode Register MR3..................................................................................................32 4 DDR3 SDRAM Command Description and Operation...........................................................33 4.1 Command Truth Table .....................................................................................................33 4.2 CKE Truth Table..............................................................................................................35 4.3 No OPeration (NOP) Command ......................................................................................36 4.4 Deselect Command ..........................................................................................................36 4.5 DLL-off Mode..................................................................................................................37 4.6 DLL on/off switching procedure......................................................................................38 4.6.1 DLL “on” to DLL “off” Procedure...........................................................................38 4.6.2 DLL “off” to DLL “on” Procedure...........................................................................39 4.7 Input clock frequency change ..........................................................................................40 4.8 Write Leveling .................................................................................................................42 4.8.1 DRAM setting for write leveling & DRAM termination function in that mode ......43 4.8.2 Procedure Description...............................................................................................43 4.8.3 Write Leveling Mode Exit ..............................
**重要提醒: 解读已更新到v3, 最后更新时间2021-7-18 194945** 此文档对于JESD标准DDR3做中文解读,轻松理解DDR3标准。 为何有此文档? > 笔者曾经在dram领域摸爬滚打数年,深深感受到spec标准文档的理解直接影响到dram知识技术的认知和层次,理解spec文档将极大提高dram水平。数年经验化成一篇解读,不要让时间浪费在不断地寻找spec标准含义的过程中,而是站在经验者之上更上一层楼! 祝每个看过此文档的人都可以为"被某国打压的dram技术"增加技术储备! 解读示例: 1 CK_t和CK_c代表什么? > CK_t: CK True, 代表差分信号的正极性clock, 也就是"真"clock/主clock; CK_c: CK Complement, 代表差分clock的负极clock. 2 CKE和CK的区别: > CKE是指dram clock时钟 enable与否,注意它和上面的CK有本质区别,CKE可以 理解为是颗粒侧的时钟,但CK是controller和dram交互的时钟。 CK如果没有了,CKE没有意义。但CK如果有,CKE可有可无。 CKE拉低,颗粒进入power down模式,可以节省功耗。 3 ZQ为什么一般是240欧姆呢? > 因为一般dram都是通过并联电阻实现设置为指定的电阻值,一般工业级的电阻值 是34, 40, 60, 80, 120欧姆,取最小公倍数,即240欧姆! ......还有更多... ** 本文档不仅仅是DDR3 spec标准文档,而是spec的注释解读 ** ** 翻译成中文? 当然不是翻译, 翻译放到网站上随便都可以翻译出来,此文是带着理解的解读! 深挖spec内部的原理,让您事半功倍!不要被spec卡住您的前途! ** 因为解读是注释,即文中黄色或绿色下划线的注解,试读看不到,正在想方法如何显示给大家看。 ** 行业标准: 作者有数年spec经验. ** 专业: 数年dram问题debug,spec解读专业到位。 ** 咨询: 承诺文档解读有疑问,可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意,可线下联系作者申请退款,作者就有这样的自信敢承诺! ** 更新: 不定期进行文档更新,保证每读一遍都有不一样的感受。 ** 再次提醒: 试读看到的是标准DDR3 spec, 批注注释才是本文档的价值所在!! 千万不要以为仅仅是DDR3 spec!!
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

伍野媚Harold

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值