基于Keystone架构的DSP

一、keystone架构组成部分

 

1）.全新的C66x定点/浮点内核：速度高达1.25GHz的高性能DSP内核，单个器件上可实现最高320GMAC和160GFLOP定点及浮点整合性能，整合多个DSP，节省板级空间，降低成本和电源需求。

2）.可配置协处理器：用于减轻系统微处理器的特定处理任务。

3）.层级存储器：重点讲述。

4）.TeraNet交换结构：芯片内部总线矩阵。

5）.多内核导航器（Multicore Navigator)：将上述组件连接在一起，是一个创新的基于包的管理器，它控制8192个队列，当任务被分配到队列，多核导航器提供硬件加速分配（把任务分配给相应的可采用的硬件），不需要耗费TeraNet资源，包的搬移不会被内存存取阻塞。

 

二、keystone架构的层级存储器

 

1.KeyStone架构具备三个存储等级

每个C66x内核均拥有自己的一级程序(LlP)和一级数据(LID)存储器。

每个内核还拥有局域的二级统一存储器，每个局域存储器均能独立配置成存储器映射的SRAM、高速缓存，或两者的组合。

KeyStone架构包含共享的存储器子系统，由通过多内核共享存储器控制器(MSMC)连接的内部和外部存储器组成。

 

2.三个存储等级说明

本地L1：内存32KB，可配置成全速缓冲贮存、全内存映像SRAM或者是4、8或16KB快速缓冲贮存区选项的组合。L1P始终为直接映像，L1D始终为双向集合关联。

本地L2：内存高达1MB，可配置成全快速缓冲贮存、全内存映像SRAM，或32、64、128或512KB四路集合关联快速缓冲贮存的组合。

共享内存子系统：MSMC允许corepac动态地分享程序和数据的内外部内存。MSMC内部存储器被配置成共享二级（SL2）RAM或者共享三级（SL3）RAM，SL2仅能在本地L1D和L1P快速缓冲贮存区中缓存，SL3还可在本地L2快速缓冲贮存区中缓存，外部存储器内存视为SL3，可在L1和L2中缓存。