- 博客(2)
- 收藏
- 关注
原创 DDR3调试总结
DDR3本文基于FPGA进行DDR3控制器的调试,其中包括DDR3基础知识介绍,工程建立与调试,以及问题总结与分析,另附问题以及相关仿真图
2017-04-23 20:57:18 35408 24
原创 XILINX FPGA时钟资源
Xilinx FPGA时钟资源 Xilinx FPGA时钟包括全局时钟资源、局部时钟资源和I/O时钟资源。Xilinx FPGA除了提供丰富的时钟网络之外,还提供了强大的时钟管理模块,并不断改进,从Virtex-4的纯数字管理单元DCM,发展到Virtex-5的CMT,再到Virtex-6基于PLL的混合时钟管理器(MMCM),实现了最低的抖动滤波,为高性能的FPGA设计提供了强大的时钟管
2016-11-20 22:00:31 7300
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人