软考备考—计算机组成

1.CPU组成（运算器与控制器）

• 运算器
  • 算术逻辑单元ALU：用来做数据的算术运算和逻辑运算
  • 累加寄存器：用于逻辑运算的材料的寄存位置，给ALU提供工作区
  • 数据缓冲寄存器：用于做数据中转
  • 状态条件寄存器（因为也存有一些控制器状态，所以有时候也归为控制器）：存状态标志与控制标志
• 控制器
  • 程序计数器PC：指令存放的地址
  • 指令寄存器IR：根据地址找到指令，把指令寄存在IR
  • 指令译码器：将指令操作进行翻译
  • 时序部件：提供时序控制信号

2.存储系统

2.1层次化存储

**内存+外存 = 虚拟存储体系；内存+外存+Cache = 三级存储体系 **

• 局部性原理是层次化存储结构的指出
  • 时间局部性：刚被访问的内容又被访问
  • 空间局部性：刚被访问的内容，临近的空间很快要被访问

分类：

1. 存储位置
   • 内存或外存
2. 存取方式
   • 按内容存取：相联存储器（如Cache高速缓存）
   • 按地址存取：随机存取存储器（如内存），顺序存取存储器（如磁带），直接存取存储器（如磁盘）
3. 按工作方式
   • 随机存取存储器RAM（如内存RAM）DRAM动态随机存取存储器,SRAM静态随机存取存储器,掉电丢失
   • 只读存取存储器ROM（如BIOS，电可擦可编程只读存储器EEPROM），掉电保留

2.2Cache

• 在计算机存储系统体系中，Cache是访问速度最快的层次（有寄存器的话，寄存器更快）

• 使用Cache改善系统性能的依据是程序的局部性原理

• 用h代表对Cache的访问命中率，t1表示Cache的周期时间，t2表示主存储器周期时间，使用“Cache+主存储器”的系统的平均周期为t3，则

  t3 = h × t1 + （1-h）× t2，（1-h）即为失效率

• 由于Cache内容由和主存是对应的，所以存在对应关系

  • 直接相联映像：硬件电路简单，冲突率高，要按顺序放置
  • 全相联映像：电路难实现，只适用于小Cache，冲突率较低，可以随意放置位置
  • 组相联映像：是上面两者的折中体现
  • 主存与Cache之间的地址映射由硬件直接完成

2.3主存编址计算

编址与计算

• 存储单元
  • 存储单元个数 = 最大地址 - 最小地址 + 1
• 编址内容
  • 按字编址：存储体的存储单元是字存储单元，即最小寻址单位是一个字
  • 按字节编址：存储体的存储单元是字节存储单元，即最小寻址单位是一个字节，一个字节1B = 8bit
• 总容量 = 存储单元个数 * 编址内容
• 根据存储所要求的容量和选定的存储芯片容量，就可以计算出所需芯片的总数：总片数 = 总容量/每片容量

3.数据传输控制方式

• 程序控制（查询）方式：方法简单，硬件开销小，I/O能力不高，CPU利用率低
• 程序中断方式：提高了传输请求的响应速度，CPU与数据传输并行
  • CPU无需等待也不用查询I/O状态
  • 当I/O系统准备好以后，发出中断请求信号通知CPU
  • CPU接到中断请求后，保存正在执行程序的现场（保存现场），打断的程序当前位置即为断点
  • （通过中断向量表）转入I/O中的服务程序的执行，完成I/O系统的数据交换
  • 返回被打断的程序继续执行（恢复现场）
• DMA方式：在主存和外设之间实现高速、批量数据交换，不需要CPU执行程序指令来传输数据，CPU是在一个总线周期结束时响应DMA请求
  • DMAC向总线裁决逻辑提出总线请求，CPU执行完当前总线周期即可释放总线控制权，DMA响应通过DMAC通知I/O接口开始DMA传输
• 通道方式
• I/O处理机

注：从上往下效率越高

4.总线系统（分时双工）

一条总线同一时刻仅允许一个设备发送，但允许多个设备接收

总线分类：

• 数据总线（Data Bus） ：在CPU与RAM之间来回传送需要处理或是需要存储的数据。
• 地址总线（Address Bus） ： 用来指定在RAM之中存储数据的地址。
• 控制总线（Control Bus） ： 将微处理控制单元的信号，传送到周边设备。