CPLD 与AVR通信 PWM控制程序

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_arith.all;

use ieee.std_logic_unsigned.all;

 

entity KBCtest is

port(

rst,clk : in std_logic; --时钟和复位信号

--AVR 读写相关信号线

ale,rd,wr : in std_logic; --地址锁存、读、写信号

ad : inout std_logic_vector(7 downto 0); --地址数据信号线

--指示灯

led1,led2 : out std_logic;

--PWM

pwm1,pwm2 : out std_logic

--放大增益控制

--AD8364读写操作信号线

);

end KBCtest;

 

architecture art of  KBCtest is

------------------------------------------------全局信号定义-------------------------------------------------------------------

--AVR访问操作相关信号

signal adr :   std_logic_vector(7 downto 0);  --地址寄存器

signal data_buf :   std_logic_vector(7 downto 0);

signal data_outctl : std_logic;

 

 

--pwm部分相关寄存器定义 寄存器暂时定义为