51单片机P0口为什么加上拉电阻

作者非科班，所学基于兴趣，所用表述不准确，希望大家包涵。

学习内容来自于B站up主：从零学电子

对于这个问题，先从电路结构入手：

上图分别是P0,P1,P2,P3口的IO结构图，每组IO（P0,P1,P2,P3）各有8个IO口，但一组IO中的八个IO口都相同，因此每组只列举一个。

观察上图可以看出P1,P2,P3的IO结构相同，内部有上拉电阻。P0结构不同，是一种推挽结构。这样设计的原因是当外扩存储器的时候，通常采用P0口作为数据/地址的接口。

从P1,P2,P3的IO口入手：

其具体原理图如上，我们通过写P1.n锁存器来控制场效应管T来进而控制P1.n的输出。

当我们想输出低电平（0）时，只需要控制场效应管T导通，P1.n直接连接到地，输出低电平。如下图：

当我们想输出高电平时，我们控制场效应管T截止，P1.n通过内部上拉电阻接到VCC，即可输出高电平。如下图：

所以，我们就会发现由于51单片机P1,P2,P3内部的上拉电阻，使我们不需要外接什么东西就能想输出1就写1，像输出0就写0，单片机P1,P2,P3口就很通畅。

然而对于P0口，其内部具体的原理图如下所示：

由上图可以看出，P0.x引脚内部有两个场效应管，

当我们访问外部存储器，把P0口作为地址/数据口来使用的时候，由于内部结构的原因，我们写1或0的时候，两个场效应管会交替导通，即一个导通一个截止。

当我们想输出0的时候，下面的场效应管就会导通，上面的场效应管会截止，如上图所示：

这时P0.x也会很通畅的输出0。

当我们想输出1的时候，如下图所示：

这时P0.x也会很通畅的输出1。

当P0口作为一般的IO输出口来使用时，上面的场效应管会始终截止（内部结构原因），即开漏状态。（数据手册介绍如下）

这样只剩下面的场效应管了，当输出0的时候，只要写0把下面的场效应管导通就行，但是当输出1的时候，由于上面的场效应管始终截止，我们写1没有作用，无法输出1，这时由于上下场效应管都截止了，P0口处于高阻态的状态。因此我们需要外接一个上拉电阻，能把电位拉到高，可以正常输出1。

当P0作为IO口输入时，我们要先写1，使下面的场效应管截止，以防下面场效应管导通，使其连接的地，影响电平输入。（那为什么P1,P2,P3输入的时候不同先写1呢？可能是电路设计原因吧）

单片机可以通过识别汇编语言中MOV,MOVX等指令可以判断出这时的P0口是作为地址/数据口（由硬件电路保证），还是作为普通的IO口使用。

最后进行上拉电阻的总结：

对于第二点提高驱动能力，我认为对于P1,P2,P3口加一个上拉电阻，能够与内部的上拉电阻构成并联，阻值减小，进而驱动能力提高。

该问题是我学PCB设计时遇到的问题，通过该UP主的视频得到了解决，UP主原视频的讲解较我所写清晰很多。谢谢大家，欢迎交流。