![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
memory
hbcbgcx
这个作者很懒,什么都没留下…
展开
-
32位CPU不支持4GB+内存?终于搞懂了
http://news.mydrivers.com/1/571/571392.htm今天给大家科普一个,那就是内存寻址能力与CPU的位宽有关系吗?答案是没有关系。这个问题以讹传讹了很多人,传了很久,确实有必要说说。CPU的寻址能力与它的地址总线位宽有关,而我们通常说的CPU位宽指的是数据总线位宽,它和地址总线位宽半毛钱关系也没有,自然也与寻址能力无关。简单的说,CPU位宽指的是一个时钟...转载 2018-12-26 16:36:42 · 495 阅读 · 0 评论 -
Linux Support for ARM LPAE 分析
https://blog.csdn.net/duanlove/article/details/16986133介绍 早期的ARM系统仅需要MB级别的RAM,但是,随着设备的升级,现在更多复杂的智能手机设备 需要 百M甚至GB级别的RAM,而32bit的物理地址空间就显得捉襟见肘了。更让人紧张的是,这些地址空间不仅仅是RAM占用了,还有 外设、FLASH存储器以及系统ROM也占用了部分...转载 2018-12-25 20:00:06 · 959 阅读 · 0 评论 -
JEDEC标准的DDR频率
https://www.chiphell.com/thread-1907722-1-1.htmlJEDEC标准的频率很少SDR:100、133、166、200DDR:200、266、333、400DDR2:400、533、667、800DDR3:800、1066、1333、1600、1866、2133DDR4:1600、1866、2133、2400、2666、3200这个涉及到SDR...转载 2018-12-24 19:49:09 · 8775 阅读 · 0 评论 -
一些DDR4内存的科普
http://tieba.baidu.com/p/44601355031,按照JEDEC标准(JESD79-4),DDR4目前标准的JEDEC官方频率规格的为1600,1866,2133,2400,2666,3200,简单来说就是,这六个频率为官方标准的原生默频频率(由于JEDC最高为3200,因此3200以上均为非规范频率,比如XMP),1600和1866这两个频率将应用在某些特殊行业及领域,...转载 2018-12-24 19:42:33 · 18367 阅读 · 2 评论 -
DDR4两根4G组的双通道跟1根8G单通道有什么区别?
https://zhidao.baidu.com/question/363638220372119252.html1、单通道内存在同一时间只能读,或者只能写,就像停车场的出入口只能通过一辆车,同一时间只能进或者出,车流量少的时候无所谓,但是车多的时候就互相等待。双通道是指内存的读、写使用不同的通道,可以同时读和写,内存带宽翻倍。就像停车场的出入口各自独立分开,出入同时进行,互不影响;2、内存...转载 2018-12-24 19:08:57 · 14634 阅读 · 0 评论 -
DDR4是什么?双通道四通道又是什么?小编带你挑内存
https://baijiahao.baidu.com/s?id=1580507890853366357&wfr=spider&for=pcDDR4是新一代的内存规格,Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memor(第四代双倍速率同步动态随机存取记忆体,简称DDR4 SDRAM)...转载 2018-12-24 19:01:48 · 20945 阅读 · 2 评论 -
LPAE
arch/arm/include/asm/pgtable-3level.h /* * With LPAE, there are 3 levels of page tables. Each level has 512 entries of * 8 bytes each, occupying a 4K page. The first ...原创 2018-12-12 11:30:54 · 956 阅读 · 0 评论 -
ddr training什么意思
DDR布线,完全按等长约束就没有ddr training的说法。当布线去掉等长约束或放宽约束条件,就要做ddr training,以保证时序的完整性,使信号的建立&保持时间窗口一致。ddr training是调整Addr/Cmd信号对CLK,DQ信号对DQS的延时。由于没做等长约束,信号有长,有短,就会导致信号有快,慢之差(信号在1000mil走线耗时约160~180ps,相对FR-...转载 2018-12-18 12:07:57 · 15960 阅读 · 0 评论 -
DDR的rank,bank的含义和介绍
http://blog.sina.com.cn/s/blog_83609aff0102wmgo.html要搞清楚DDR,首先要搞清楚SDRAM(内存颗粒),DDR就是将这些颗粒集成在一起,再加一个控制器而已。SDRAM(Synchronous DRAM)同步动态随机存储器:是PC 100和PC 133规范所广泛使用的内存类型,它的带宽为64位,3.3V电压,目前产品的最高速度可达5ns。它与C...转载 2018-12-18 10:57:00 · 27016 阅读 · 0 评论 -
SDRAM知识,SDRAM初始化
http://blog.chinaunix.net/uid-23860671-id-150484.html1,SDRAM的地址线, 在我们一般用的什么SRAM啊,PSRAM啊,RAM啊,一般而言都是有多少根地址线,然后可以算出寻址空间,比如有11根地址线,那寻址空间就是2的11次方减1。但是SDRAM是分列地址和行地址的,行、列地址线是复用的,所以有时候我们看到说寻址空间有多大多大,但...转载 2018-12-18 09:54:30 · 655 阅读 · 0 评论 -
DDR工作原理
http://www.cnblogs.com/shengansong/archive/2012/09/01/2666213.htmlDDR SDRAM全称为Double Data Rate SDRAM,中文名为“双倍数据流SDRAM”。DDR SDRAM在原有的SDRAM的基础上改进而来。也正因为如此,DDR能够凭借着转产成本优势来打败昔日的对手RDRAM,成为当今的主流。本文只着重讲讲DDR的...转载 2018-12-28 11:21:09 · 525 阅读 · 0 评论 -
DDR4 Bank Groups in Embedded Applications
https://www.synopsys.com/designware-ip/technical-bulletin/ddr4-bank-groups.htmlBy Graham AllanDDR4 represents the most complex DRAM transition since asynchronous DRAMs made way for the original SDRA...转载 2018-12-28 11:12:11 · 2953 阅读 · 0 评论 -
对SDRAM中“突发(Burst)” 的理解
http://blog.sina.com.cn/s/blog_4a6ecb3e0100t7ho.html在模式寄存器中需要设置SDRAM的突发长度、突发类型以及其它的一些设置。我们这里这种讲解“突发长度” 、“ 突发类型”。有这样的一张表格:我现在有三个疑问:(1)突发的概念。(2)1、2、4、8、全页代表什么。(3)全页、保留有什么区别,即A3的作用。那么,我们现在就开始探索一下这...转载 2018-12-27 16:15:44 · 11272 阅读 · 0 评论 -
DDR4内存全景解析
https://blog.csdn.net/xingqingly/article/details/50832962从SDRAM到DDR、再到DDR2、再到目前的DDR3,每一代内存都要横跨多代PC平台。当前主流的DDR3内存规范于2007年6月由JEDEC确定,经过长时间的发展,DDR3已经彻底取代了前代产品DDR2,成为市场主流。在5年后的2012年下半年,JEDEC又发布了新的DDR4规范,...转载 2018-12-27 15:50:16 · 2110 阅读 · 0 评论 -
linux下cp覆盖原so文件时引起的段错误原因确定
linux下cp覆盖原so文件时引起的段错误原因确定http://www.cnblogs.com/leo0000/p/5694416.html最近因为一个很有意思的段错误学习了一些新的东西。当时现象是这样的,程序正在运行,系统升级,此时某些so已经被该程序所使用,现在把这些so文件覆盖了,导致了该程序崩溃。调试dump文件可以发现是崩溃在了ld解析函数符号的时候,然后查看libc的源码,发...转载 2019-06-14 12:07:49 · 579 阅读 · 1 评论