FPGA学习
文章平均质量分 67
henhen2002
Chao Zuo received B. Sc.degree from the School of Elec. Eng. & Opto.Tech., Nanjing Univ. of Sci. and Tech. in 2009. And he is currently pursuing his Ph.D. degree in the School of Elec. Eng. & Opto. Tech., NUST, Nanjing, P.R. China. He is interested
展开
-
FPGA 型号含义
EP1C6Q240C8EP表示ALTERA XC为XILLINX公司的产品1c是cyclone 1,是一个系列6代表6000个逻辑单元(K LES)q是QFP封装 还有F240是引脚c为商业级 I工业级8是速度等级原创 2009-08-28 16:54:00 · 3251 阅读 · 0 评论 -
FPGA控制DM9000A进行以太网数据收发的Verilog实现
本文为实现高速数据的实时远程传输处理,提出了采用FPGA直接控制DM9000A进行以太网数据收发的设计思路,实现了一种低成本、低功耗和高速率的网络传输功能,最高传输速率可达100Mbps。 DM9000A简介 主要特点 DM9000A实现以太网媒体介质访问层(MAC)和物理层(PHY)的功能,包括MAC数据帧的组装/拆分与收发、地址识别、CRC编码/校验、MLT-3编码器、接收噪声转载 2010-04-21 23:03:00 · 5632 阅读 · 2 评论 -
VHDL中的BUFFER的使用
VHDL中BUFFER与INOUT有什么区别呢?首先INOUT完全是双向的,也就是INOUT:=IN+OUT,对INOUT属性的PIN既可以写出也可以读入,他有2个寄存器,如...port(a:inout std_logic);...signal ccc,ddd:bitprocess(clk)begin...a...dddBUFFER: 一般比较少用转载 2010-03-04 08:10:00 · 27370 阅读 · 3 评论 -
Verilog 状态机写法
状态机是时序电路的万能钥匙,所有时序电路都能通过状态机实现。以前写程序时喜欢用一段式状态机,现在流行用三段式。好象三段时也没多大优点。在CPLD中寄存器较少,个人感觉用一段式也可以,主要是省资源。时序电路的状态是一个状态变量集合,这些状态变量在任意时刻的值都包含了为确定电路的未来行为而必需考虑的所有历史信息。状态机采用VerilogHDL语言编码,建议分为三个always段完成。原创 2010-03-01 21:26:00 · 6965 阅读 · 0 评论 -
SDRAM使用心得
今天测试了刚拿到的带SDRAM和FlASH的EP2C8版子,终于在熄灯前把SDRAM给用起来了,很好,说两句心得SDRAM程序基本上是按照SOPC联盟的教程来做的,不过里面也有些不详细的地方1)莫名奇妙的错误,所有Nios程序都跑不了,出现以下提示:Using cable "USB-Blaster [USB-0]", device 1, instance 0x转载 2009-12-19 17:07:00 · 3599 阅读 · 0 评论 -
VHDL数据类型的转换
在VHDL程序中,不同类型的对象不能代入,因此要进行类型转换.类型转换的方法有:(1)类型标记法.用类型名称来实现关系密切的标量类型之间的转换.例如: VARIABLE x:INTEGER;VARIABLE y:REAL;使用类型标记(即类型名)实现类型转换时,可采用赋值语句:x :=INTEGER(y); y :=REAL(x).(2)类型函数法.VHDL程序包中提供了多种转换函数,使得某些类型转载 2010-02-24 14:56:00 · 15151 阅读 · 1 评论 -
用68013制作JTAG下载线
声明:以下所有代码参考 http://www.ixo.de/info/usb_jtag 源文件请下载usb_jtag-20070215-1134.zip,下载地址:http://www.ixo.de/info/usb_jtag/usb_jtag-20070215-1134.zip我参考的是老的fx2框架版本,fx2.old文件夹下。这个代码相信开发过fx2的网友会比较容易理解一些。但是这个版本原创 2009-12-20 10:23:00 · 3221 阅读 · 2 评论 -
CycloneII特殊管脚的使用
在其他论坛中看到了有朋友发帖讲到Altera <span class="t_tag" onclick="function onclick(){tagshow(event)}">FPGA特殊管脚的连接,对我这样的初学者很有帮助,查了一下Altera的CycloneII<span class="t_tag" onclick="function onclick(){tagshow(e原创 2009-12-16 22:54:00 · 1679 阅读 · 0 评论 -
FPGA驱动12864液晶
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY lcd12864 IS PORT( CLK: IN STD_LOGIC; ROM_DATA: IN STD_LOGIC_VECTOR(7 DOWNTO 0); RS,RW,CS1原创 2009-11-26 08:47:00 · 2373 阅读 · 1 评论 -
FPGA驱动1602液晶
<span class="t_tag" onclick="function onclick(){tagshow(event)}">程序如下:library <span class="t_tag" onclick="function onclick(){tagshow(event)}">IEEE;use IEEE.STD_LOGIC_1164.ALL;u原创 2009-11-26 08:41:00 · 2136 阅读 · 1 评论 -
我的FPGA学习历程
回想起自己学FPGA,已经有一段时间了,从开始的茫然,到后来的疯狂看书,设计开发板,调电路,练习各种FPGA实例,到最后能独立完成项目,一路走来,感受颇多,拿出来和大家分享,顺便介绍下自己的一点经验所得,希望对初学者有所帮助。 废话不说了,下面进入正题,学习FPGA我主要经历了这么几个阶段: ①、Verilog语言的学习,熟悉Verilog语言的各种语法。 ②转载 2009-10-21 09:51:00 · 5486 阅读 · 9 评论 -
Quartus II 9.0正式版下载
Quartus II 9.0正式版下载 Quartus II 网络版(9.0) 是免费的,不需要许可。Quartus II 订购版(9.0) 有30天免费试用时间。包含软件和服务包。而单独的IP Nios II 处理器下载,分开下载。订购版包括。 下载Quartus II 9.0正式版(非免费的Web版): ftp://ftp.altera.com/outgoing/release/90_qu转载 2009-10-21 17:37:00 · 16150 阅读 · 7 评论 -
verilog中wire与reg类型的区别
每次写verilog代码时都会考虑把一个变量是设置为wire类型还是reg类型,因此把网上找到的一些关于这方面的资料整理了一下,方便以后查找。 wire表示直通,即只要输入有变化,输出马上无条件地反映;reg表示一定要有触发,输出才会反映输入。 不指定就默认为1位wire类型。专门指定出wire类型,可能是多位或为使程序易读。wire只原创 2009-08-28 21:06:00 · 25362 阅读 · 2 评论 -
verilog HDL 的阻塞和非阻塞语句分析
在FPGA设计中完全透视verilog HDL 的阻塞和非阻塞语句,是个人在verilog HDL运用中的一些心得体会。 阻塞和非阻塞语句作为verilog HDL语言的最大难点之一,一直困扰着FPGA设计者,即使是一个颇富经验的设计工程师,也很容易在这个点上犯下一些不必要的错误。阻塞和非阻塞可以说是血脉相连,但是又有着本质的差别。理解不清或运用不当,都往往会导致设计工程达不到预期的原创 2009-08-28 18:45:00 · 1290 阅读 · 0 评论 -
功能仿真 VS 时序仿真
所谓的功能仿真又叫布局前仿真,它的作用是看你的代码或者电路的功能是否正确,是否能达到你预先的设想。而时序仿真又叫布局后仿真,它的作用则是考虑了硬件的延时等因素之后作出的仿真,可以说如果时序仿真达到了你的预期设想和你想要的结果是一样的那么你把这个代码下到板子里基本上就可以按照你的要求运行了。如果还得不到你想要的结果,这时候你就先考虑你的板子是不是坏了,在考虑你仿真的时候是不是把所有结果都原创 2009-08-28 21:40:00 · 4630 阅读 · 0 评论 -
Verilog 对assign和always的一点理解
assign 用于描述组合逻辑always@(敏感事件列表) 用于描述时序逻辑敏感事件 上升沿 posedge,下降沿 negedge,或电平敏感事件列表中可以包含多个敏感事件,但不可以同时包括电平敏感事件和边沿敏感事件,也不可以同时包括同一个信号的上升沿和下降沿,这两个事件可以合并为一个电平敏感事件。在新的verilog2001中“,”和“or”都可以用来分割敏感事件了,可以用“转载 2009-08-28 20:44:00 · 5383 阅读 · 0 评论 -
Quartus II 文件类型及备份
<br /> Quartus II是一款功能强大的EDA软件。在这个集成开发环境中,使用者可以完成编辑、编译、仿真、综合、布局布线、时序分析、生成编程文件、编程等全套PLD开发流程。但由于Quartus II功能众多,每一项功能都对应一个甚至多个文件类型。在使用中,如果需要转移或备份某一工程对应的文件,对众多文件的取舍成了一个令人头痛的问题。<br /> 当使用Quartus II自带的备份工具备份(Project>Archive Project)时,需要根据自己的需要选择备份文件。下面简单的介绍一下转载 2010-08-18 09:47:00 · 4180 阅读 · 0 评论