hfutstudenthuang的博客

原创 四位全加器的FPGA实现

四位全加器的FPGA实现前言环境实现过程代码1.四位全加器模块2.数据输入模块3.数据显示模块4.顶层连接5.约束文件仿真结果前言这是本人的第一篇博客。这几天翻开曾经大二下学期买的夏雨闻的书，里面有很简单的全加器代码，于是有了将全加器移植到FPGA的想法。环境1.软件：xilinx vivado（2018.3）2.FPGA：ZYBO Z7实现过程顶层模块连接如下，各个模块均为同步时钟时序电路。包含了加法器、数据输入、数据显示三个模块。数据输入模块：在FPGA上通过拨码开关，提供四位高低电