《第一章计算机系统概论》
1、计算机系统由那两部分组成？性能取决于什么？
由软件和和硬件共同组成，性能由软件和硬件共同决定。
2、计算机系统的五大层次
- 微程序机器
- 传统机器（1-2物理机器）
- 操作系统机器
- 汇编语言机器
- 高级语言机器（3-5虚拟机器）
3、什么是计算机结构与组成？
计算机体系结构：指那些能被程序员看到的计算机属性、，如指集、数据类型等
计算机组成：实现计算机体系结构所体现出来的属性（具体指令的实现）
以乘法指令为例，计算机是否有乘法指令，属于体系结构的问题，乘法指令是采用专用的寄存器还是用加法器和位移器构成，属于计算机组成问题。
4、冯诺依曼计算机特点
- 以运算器为中心，数据的存储也许经过运算器
- 由运算器、存储器、控制器、输入和输出设备构成
- 指令与数据都以二进制表示
- 指令和数据存放在存储器中，并可按地址访问
- 指令由操作码和地址码构成，操作码决定操作性质，地址码表示操作数存储的位置
- 指令在存储器内按顺序存放，通常按自动的顺序取出执行
5、冯诺依曼结构组成框图、现代计算机组成框图
现代计算机由：CPU、主存储器、I/O设备组
6、主存储其中，什么是MAR、MDR，最大存储容量由什么决定？
MAR:存储地址寄存器，保存需要访问的存储单元地址，反应存储单元的个数
MDR:存储数据寄存器，缓存读出/写入存储单元的数据，反应存储字长
存储器的最大容量由MAR和MDR的位数共同决定
7、什么是机器字长、存储字长？
机器字长：CPU一次能处理的二进制数据的位数
存储字长：按照某个地址访问某个存储单元获取的二进制数据的位数
8、指令有16位，由6位操作码和10位地址码构成
| 操作码 | 操作性质 |
| 000001 | 取数 |
| 000010 | 存数 |
| 000011 | 加 |
| 000100 | 乘 |
| 000101 | 打印 |
| 000110 | 停机 |
| 各寄存器所存放的各类操作数 | ||||
| 加法 | 减法 | 乘法 | 除法 | |
| ACC | 被加数及和 | 被减数及差 | 乘积高位 | 被除数及余数 |
| MQ | 乘数及乘积低位 | 商 | ||
| X | 加数 | 减数 | 被乘数 | 除数 |
9、解释概念:主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
主机:是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。
CPU:中央处理器，是计算机硬件的核心部件，由运算器和控制器组成;(早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了 CACHE)。
主存:计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取;由存储体、各种逻辑部件及控制电路组成。
存储单元:可存放一个机器字并具有特定存储地址的存储单位。
存储元件:存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。
存储字:一个存储单元所存二进制代码的逻辑单位。
存储字长:一个存储单元所存二进制代码的位数。
存储容量:存储器中可存二进制代码的总量;=存储单元个数X存储字长
机器字长:指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。
指令字长:一条指令的二进制代码位数。
10、画出细化的计算机组成框图，并写出y=axb+c的指令并标注那些属于取指令、分析指令、执行指令 (作业)
《第二章发展史》
1、 第一台计算机：ENIAC
第二台计算机：EDVAC
2、计算机发展四代
第一代电子管计算机
第二代晶体管计算机
第三代集成电路计算机
第四代大规模集成电路计算机
《第三章总线》
1、为什么要使用总线？
在冯诺依曼结构中，各个部件之间单独连线，不仅线多，而且导致扩展I/O设备很不容易。及扩展一个IO设备需要很多线，因此引入了总线连接方式，将多个设备连接在同一组总线上，构成设备之间的公共传输通道。
2、总线的两大基本特征
共享：多个设备连接在同一组总线上，构成设备之间通过总线进行数据交换
分时：同一时刻，总线只能传输一个部件发送的信息
3、总线分类
4、特性指标
- 机械特性
- 电气特性
- 功能特性
- 时间特性
5、性能指标
- 总线宽度：指总线的根数bit(位)表示，8位(8根）、64位(64根)
一般为8的倍数。
- 总线带宽：总线传输速率，每秒最大传输速率
例：总线工作频率33MHz，宽度为32位(4位) 带宽=33*(32/8)=132MBps
- 总线复用：一条信号线上分时传输两种信号
- 总线控制方式：仲裁、逻辑、计数等方式
- 时钟同步/异步：数据与时钟的关系
- 其他指标：如电压、负载等
6、总线标准
ISA总线、EISA总线、PCI总线、AGP总线、RS-232C总线、USB总线
7、现代计算机为什么要采用多总线结构？
在单总线结构中，所有的部件（CPU、主存、I/O设备）都连接在一组总线上，但所有的信息都要通过这组总线，同时只能由一个部件向总线上发送信息，导致总线成为系统的瓶颈。因此，发展出来了多总线结构，其基本思想均是将速度相近的设备接在同一组总线上，总线之间通过总线控制器相连，列如CPU和Cache之间、I/O设备之间等。
8、总线结构：单总线、多总线结构
- DMA总线用于高速I/O设备（磁盘等）与主存之间直接交换信息
- 桥接器：用于连接不同的总线，具有数据缓冲、转换和控制功能
- 靠近CPU的总线速度较快
- 每级总线的设计遵循总线标准
9、总线控制
(1)、链式查询
用了三条控制线进行控制，BS(总线忙)、BR(总线请求)、BG(总线允许)
特征：BG串行的从一个部件(I/O)送到下一个部件(I/O),直到有请求的部件为止
优先权：离总线控制器越近优先级越高，越远越低
(2)、计数器定时查询
有设备地址线、BS、BR
总线上任意设备要求使用总线时，通过BR发出总线请求，在BS线为“0”的情况下，让计数器计数，计数值达到设备号后，通过一组地址线发向各个设备，每个设备都有一个设备地址识别电路，当地址线上的计数值与请求总线的设备计数值一致时，该设备线为“1”，BS线获得总线使用权，终止计数器查询。
(3)、独立请求方式
每个设备都有BR和BG（一对总线请求），当设备要求使用总线时，发出请求信号，总线控制器中的排队电路决定响应那个设备的请求，给设备授权信号BG
优点：响应时间快，确定优先响应的设备所画时间少，不用一个个查。
10、总线周期：完成一次总线操作的时间，分个四阶段
- 申请分配阶段：申请总线
- 寻址阶段：发出地址及有关命令
- 传输阶段：进行数据交换
- 结束阶段：从总线中撤离，让出总线
11、 四种通信方式：
（1）同步通信：（统一时钟，规定什么时间干什么事）
总线上各个部件由统一的时钟信号控制
优点：速度快，各个模块配合简单
缺点：以总线最慢的部件设置公共时钟，影响总线效率
（2）异步通信
没有统一的时钟，采用应答式通信
主模块发出请求后，一直等到从模块应答信号才通信
三种方式：不互锁、半互锁、全互锁
不互锁：主模块->请求->延时->撤销
从模块->回复->延时->撤销
半互锁：主->请求->等待回答信号->撤销
从->回复->延时->撤销
全互锁：主->请求->等待回答信号->撤销
从->回复->回答信号->主模块请求撤销->撤销
（3）半同步通信
结合同步通信和异步通信
统一时钟,规定什么时候干什么事
如果从模块没有准备好增加一个“等待信号”
（4）分离式通信
主模块发出地址和命令后，放弃总线，在模块准备数据期间，使得总线被其他设备所用
12、奇偶效验只能检错，而汉明码可以纠错
《第四章存储器》
1、分类：
按存储介质分类：
半导体存储器
磁表面存储器
磁芯存储器(淘汰)
光盘存储器
按存取方式分类：
2、存储器的层次结构：
缓存-主存层次：解决cpu和主存速度不匹配问题
主存-辅存层次：解决存储系统的容量问题
3、主存储器的地址分配
- 大端方式：大端大尾
- 小端方式：小端小尾（X86CPU采用小端方式）
4、指标：
存储容量：= 存储单元个数X存储字长
存储速度：由存取时间和周期决定
存取时间：启动一次存储器操作（读/写）到完成该操作所需时间
存取周期：进行两次独立的存储器操作所需最小间隔时间，通常存取周期>存取时间
存储带宽：单位时间内存储器存储的信息量
（速度、容量、价格）
5、半导体存储芯片译码的驱动方式
- 线选法：所有地址芯片通过一个译码器译码（适用与存容量不大的芯片）
- 重合法：将地址分为两组，每组通过译码器译码，选择行或列，行列交叉处初始要访问的存储位
(片选线CS非 CE非 低电平有效 读写线 WE非 高读低写)
6、随机存储器RAM两种比较（作业）
| 随机存储器 | ||
| 静态RAM | 动态RAM | |
| 原理 | 触发器 | 电容 |
| 集成度 | 低 | 高 |
| 用途 | 缓存 | 内存 |
| 是否刷新 | 不需要 | 需要 |
| 时序W/R | 行、列地址同时送 | 行、列地址分开传送 |
| 功耗 | 大 | 小 |
| 速度 | 快 | 慢 |
| 价格 | 高 | 低 |
| 容量 | 小 | 大 |
1.DRAM的刷新周期：2ms
以行为单位，每次刷新一个存储单元，用行地址是为了减少选通线的数量
2、只读存储器ROM
- 掩模ROM（MROM）：出厂后内容不可更改
- PROM：可编程只读存储器，可以进行一次性编程
- EPROM：可擦除ROM，用紫外线照射
- EEPROM：电可擦只读ROM
- Flash Memory：采用EEPROM的非易失性存储器
3、字位扩展
- 字扩展：增加存储字长
- 位扩展：增加存储器字的数量
- 字位扩展：先扩展位，在扩展字
4、存储器与CPU的连接
- 地址线的连接
- 数据线的连接
- 读/写命令线的连接
- 片选先的连接
- 合理选择存储芯片
5、如何提高访存速度？
- 单体多字系统：一周期取多条指令
- 多体并行系统：两种编址方式
高位交叉编址：顺序存储
地位交叉编址：交叉存储
3） 高性能芯片
6、命中率、平均访问时间、访问效率的计算（自己看例题吧）
7、Cache-主存映射
直接映射
| 主存字块标记t | Cache字快地址c | 字块内地址b |
n = t+c+b m = t+c
优点：直接简单
缺点：命中率低、块冲突高
全相连映射
| 主存字块标记t | 字块内地址b |
优点：cache利用率高、块冲突低
缺点：地址变换复杂，需更多硬件
组相连映射
| 主存字块标记s=t+c | 组地址q=c-r | 字块内地址b |
（4.28作业）
8、 cache-写操作
写直达法：写操作即写入cache又写入主存
写回法：只把数据写入cache而不写入主存，当cache中数据替换出去之后才写内存
9、 cache 替换算法
-
- 先进先出
- 近期最少使用
- 随机法
- 最优算法
《第五章I/O系统》
1、I/O发展四阶段
- 早期（分散连接，串行工作，程序查询）
- 接口模块和DMA阶段（总线连接并行工作，中断及DMA）
- 通道阶段（具有特殊功能的处理器）
- I/O处理机阶段
（I/O系统的发展实际上是逐步将CPU从繁重的I/O工作中解放出来的过程）
2、软硬件组成
软件：
I/O指令：
| 操作码 | 命令码 | 设备码 |
通道指令
硬件：接口模块、I/O设备
3、I/O设备编址方式
统一编址：和存储器统一编址，I/O地址作为存储器地址的一部分；无须用专用的I/O指令，但占用存储器空间
不统一编址：和存储器分开编址，需专门的I/O指令
4、设备寻址方式
- 由I/O指令中的设备码字段，指出设备号
- 通过接口电路中的设备选择电路选择设备
5、I/O与主机的联络方式
- 立即响应方式：不管其状态，认为时刻准备好，适用于慢速设备
- 异步工作采用应答信号：
3.同步工作采用同步时标联络：采用统一的时钟信号
6、I/O与主机的连接方式：辐射式、总线式（现代大多）
7、I/O总线包括哪四类？
数据线、设备选择线、状态线、命令线
8、I/O设备与主机信息传送的控制方式
1）、程序查询方式（串行，踏步）
原理：cpu不断去查询I/O设备状态，导致CPU和I/O设备串行工作
工作过程：
指令的设备码字段通过设备码送至设备选择电路
设备码与地址线上的代码吻合，使其输出SEL有效
启动命令经过与非门，将B置1
B触发器启动设备工作、输入设备将数据放入数据缓存寄存器中
设备发设备工作结束信号，将D置1，B置0
D触发器“准备状态“通知CPU，表示”数据缓存满“
由CPU执行输入命令
2）、程序中断方式（并行，无踏步）
消除了程序查询方式中的踏步现象，提高利用率
占用CPU内部寄存器，消耗资源
过程：
- 中断现行程序
- 保护断点
- 转至中断服务程序
- 处理完后返回断点
3）、DMA方式（并行）
（DMA：直接内存访问。在主存和I/O设备之间建立独立的总线连接）
主存与I/O设备之间有一条数据通路
CPU总是将总线占有权让给DMA，让一个机器周期（窃取，挪用）
9、在DMA方式中，由于DMA接口与CPU共享主存，可能会出现两者争用主存的冲突，为解决冲突，DMA和主存交换数据时，通常采用哪三种工作方式？
1）停止CPU访问主存：DMA访存优先级高；
2）周期挪用（窃取）：DMA挪用存储或窃取总线使用权一个或几个主存存取周期；
3）DMA和CPU交替访问：将CPU工作周期分成两部分，一部分供DMA访存，一部分供CPU访存。
10、DMA工作过程包括哪三部分？
1）预处理
2）数据传输
3）后处理
11、I/O设备通常使用D触发器（完成触发器）和B触发器（工作触发器）来标识设备所处的状态。
D=0，B=0：暂停状态；
D=0，B=1：准备状态
D=1，B=0：就绪状态
12、什么是中断？
计算机在执行程序过程中，当出现异常··或特殊请求时，计算机停止现行程序的运行，转去处理这些异常或特殊请求，处理结束后，再返回现行程序的间断处，继续执行原程序，即为中断。
13、中断的五阶段和四流程 ★★★
保护现场：保存(硬件：隐指令，软件：执行程序)程序的断点(堆栈保存)
14、CPU响应中断的时间和条件？（5.16老师圈的系统）
条件：开中断EINT=1、MASK=0
I/O本身有请求，未被屏蔽
经排队其被选中
时间：每条指令执行结束时刻，由CPU发出中断查询信号才能获取I/O的中断请求
15、单重中断和多重中断的区别（5.20老师圈的习题）
1）在中断服务程序中，开中断指令安排的位置：
单重中断在恢复现场“之后，中断返回之前
多重中断在“保护现场“之后
- 由于CPU一旦响应了中断会自动关中断，因此单重中断在恢复现场之前，CPU不可能响应任何新的中断。而多重中断在保护现场之后即“开中断“，因此CUP便可以再次响应级别更高的请求，实现多重中断
16、结合中断电路图，简述工作过程
过程：自己会描述
17、I/O设备与主机交换信息时，共有哪几种控制方式？简述他们的特点。（5.3习题）
有程序查询方式、程序中断方式、DMA方式、通道方式和I/O处理机的方式。
特点:
(1)程序查询方式:主机和I/O串行工作,如果I/O忙,那么CPU踏步等待。这种效率很低。
(2)程序中段方式:主机和I/O并行工作。这种方式消除了CPU踏步等待的现象,提高了CPU的工作效率。
(3)DMA方式:主机和I/O并行工作。主存和I/O之间有一条直接数据通路,CPU不参与I/O和主存间的信息交换,故不必中段现行程序,CPU效率更高。
(4)通道方式:通道是一个具有特殊功能的处理器,CPU把部分权利下方给通道,由它实现对外围设备的统一管理和外围设备与主存间的数据交换,大大提高了CPU的效率,但他是以花费更多的硬件为代价的。
(5)I/O处理机方式:他是通道方式的进一步发展,CPU将I/O操作及外围设备的管理权全 部交给I/O处理机,其实质就是多机系统,因而效率有更大的提高。
18、I/O接口的功能和组成（存在的意义）（5.11习题）
-
- 实现I/O设备的选择
- 实现数据缓冲达到速度匹配
- 实现数据串并格式的转换
- 实现电平转换
- 传送控制命令 （掌握）
- 反应设备状态
基本组成：包括硬件电路和软件编程两部分 硬件电路包括基本逻辑电路，端口译码电路和供选电路等。软件编程包括初始化程序段，传送方式处理程序段，主控程序段程序终止与退出程序段及辅助程序段等.
19、程序查询方式和程序中断方式都是通过“查询“传送数据，二者的区别是什么？（5.22习题）
程序查询方式：是用户在程序中安排一段输入输出程序，它由I/O指令、测试指令和转移指令等组成。CPU一旦启动I/O后，就进入这段程序，时刻查询I/O准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送，在输入输出的全部过程中，CPU停止自身操作。
程序中断方式：虽也要用程序实现外部的设备的输入输出但它只是以中断服务程序的形式插入到用户现行程序中。即CPU启动I/O后，继续自身的工作，不必查询I/O的状态。而I/O被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU提出要中断请求，此时若满足条件，CPU暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。
20、试从5个方面比较程序中断方式和DMA方式的区别。（课后作业）
- 从数据传输上看，程序中断方式靠程序传送，DMA方式靠硬件传送。
- 从CPU响应时间看，程序中断方式在一条指令执行结束时响应，而DMA方式存在存取周期结束时CPU才能响应，即将总线控制权让给DMA传送
- 程序中断方式由处理异常事件的能力，DMA方式没有这种能力
- 程序中断方式需要中断现行程序，故需保护现场，DMA方式不必中断现行程序，无需保护现场
- DMA的优先级比程序中断高
《第六章运算方法》
- 整数的原码、反码、补码都相同
- 移位运算规则
- 已知[y]补求[-y]补：连同符号位按位取反+1
- 移码与补码仅差一个符号位
- 补码和移码的0唯一
《第七章指令系统》
1、什么是机器指令？什么是指令系统？
1）机器指令：每一条机器语言的语句；
2）指令系统：全部机器指令的集合。
2、指令的一般格式共16位：操作码+地址码
3、操作码的扩展
- 4位操作码：15条三地址指令
- 8位操作码：15条二地址指令
- 12位操作码：15条一地址指令
- 16位操作码：16条零地址指令
4、地址码的寻址范围和访存次数
- 四地址指令：26=64，4次访存
- 三地址指令：28=256，4次访存
- 二地址指令：212=4K，4或3次访存
- 一地址指令：224=16M，2次访存
- 零地址指令：无地址码
5、操作类型：
数据传送、算数逻辑操作、位移
转移：无条件转移JMP、有条件转移、调用与返回、陷阱（意外事故的中断）
输入与输出、其他
6、寻址方式：
确定本条指令的操作数地址和下一条欲执行指令的指令地址
1）、指令寻址
顺序寻址：通过程序计数器PC+1，自动形成下条指令的地址
跳跃寻址：通过跳转类指令实现
| 操作码 | 寻址特征 | 形式地址A |
种）
EA由寻址方式和形式地址共同决定
1立即寻址：
特点：寻址特征为#号、形式地址A即操作数本身
优点：无需访存
缺点：A的位数有限
2直接寻址：
特点：EA=A
优点：只需访存一次
缺点：A的位数限制了寻址范围、必须修改A的值才能修改操作数地址
3隐含寻址：
特点：操作数的地址隐藏在操作码或某个寄存器中
优点：缩短指令字长
4间接寻址：★★★
特点：
EA=（A），括号代表里面的数
有效地址由形式地址间接提供
执行指令阶段两次访存
优点：
扩大了操作数的寻址范围
便于编制程序
缺点：访存次数增多，速度变慢
5寄存器寻址：
特点：EA=R，A为寄存器编号R，·在由R所指的寄存器中
优点：无需访存，只访问寄存器、+寄存器个数有限，可缩短指令字长
缺点：贵
6寄存器间接寻址
特点：EA=(R),A为寄存器编号R，有效地址在寄存器R中
优点：
有效地址在寄存器中，操作数在存储器中，执行阶段访存
比间接寻址少访存一次
便于编址循环程序
7基址寻址★★
采用专用寄存器作基址寄存器
特点：EA=（BR）+A BR为基址寄存器
优点：
可扩大寻址范围
有利于多道程序
BR内容由操作系统或管理程序确定(用户不可更改)
在程序的执行过程中BR内容不变，形式地址A可变
采用通用寄存器作基址寄存器R0
优点：
由用户指定哪个通用寄存器作为基址寄存器
基址寄存器的内容由操作系统确定
在程序的执行过程中R0内容不变，形式地址A可变
8变址寻址
特点：EA=(IX)+A，
IX为编址寄存器（专用），通用寄存器也可以作为变址寄存器
优点：
可扩大寻址范围
IX的内容由用户决定
在程序的执行过程中IX内容可变，形式地址A不变
便于处理数组问题
9相对寻址
特点：EA=（PC）+A，A相当于当前指令的位移量（可正可负，补码）
优点：A的位数决定操作数的寻址范围
程序浮动、广泛用于转移指令
10堆栈寻址
特点：
先进后入，栈顶指针由SP指出
进栈（SP）-1—>SP 出栈（SP）+1—>SP
有效地址=基址地址+变址地址+形式地址
7、RISC和CIS的比较 ★★★★★
- RISC不易实现指令系统兼容
- RISC有效支持高级语言程序
- 便于设计、降低成本，提高可靠性
- RISC更能提高计算机的运算速度
- RISC更能充分利用VLSI芯片的面积
8、试比较间接寻址和寄存器寻址 （7.9课后题）
间接寻址和寄存器间接寻址都可扩大寻址范围，但形成有效地址的方式不同。
间接寻址：间接寻址需通过访存得到有效地址，还便于编制程序。间接寻址的缺点在于指令的执行阶段需要访存两次或多次，致使指令执行时间延长。
寄存器间接寻址：寄存器间接寻址需通过访问寄存器获得有效地址在内存中的地址，再通过访存获得。因有效地址不是存放在存储单元中，而是存放在寄存器中，它比间接寻址少访存一次。故间址指令执行的时间比寄存器间接寻址长。
9、试比较基址寻址和变址寻址 （7.10课后题）
1）都可有效地扩大指令寻址范围。
2）基址寻址时，基准地址由基准寄存器给出，地址的改变反映在位移量A的取值上；变址寻址时，基准地址由A给出，地址的改变在变址值的自动修改上，变址值由变址寄存器给出。
3）基址寄存器内容通常由系统程序设定，变址寄存器内容通常由用户设定。
4）基址寻址适用于程序的动态重定位，变址寻址适用于数组或字符串处理，适用场合不同
《第八章CPU》
1、 CPU的功能
取指令、分析指令、执行令
2、 CPU的寄存器
用户可见寄存器：
- 通用寄存器
- 条件码寄存器
- 地址寄存器
- 数据寄存器
控制和状态寄存器：
MAR、MDR、PC、IR、PSW
3、指令周期：CPU每取出并执行一条指令所需的全部时间称为指令周期
4、影响指令流水的因素：结构相关、数据相关、控制相关
5、 CPU有哪些功能？请画出结构框图并简要说明每个部件的作用（课后习题8.1）
CPU功能：CPU具有控制程序的顺序执行、产生完成每条指令所需的控制命令、对各种操作实施时间上的控制、对数据进行算术和逻辑运算以及处理中断等功能。
作用：寄存器包括专用寄存器(如程序计数器、指令寄存器
、堆栈指示器、存储器地址寄存器、存储器数据寄存器、状态寄存器等)以及通用寄存器(存放操作数)；
CU产生各种微操作命令序列；ALU完成算术和逻辑运算；中断系统用于处理各种中断
6、 什么是指令周期?指令周期是否有一个固定值?为什么? （8.2习题）
指令周期是 CPU 每取出并执行一条指令所需的全部时间，也即 CPU 完成一条指令的时间。由于各种指令操作功能不同，因此各种指令的指令周期是不同的，指令周期的长短主要和指令在执行阶段的访存次数和执行阶段所需要完成的操作有关。
7、 什么是系统的并行性？粗粒度并行和细粒度并行有何区别? （8.7习题题）
并行包含同时性和并发性两个方面。前者是指两个或多个事件在同一时刻发生，后者是指两个或多个事件在同一时段发生。
并行性可分粗粒度并行和细粒度并行两类。
粗粒度并行性：在多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般用算法（软件）实现。
细粒度并行性：指在处理机的操作级和指令级的并行性，一般用硬件实现，其中指令流水就是一项重要技术。
8、 什么是指令流水?画出指令二级流水和四级流水的示意图，它们中哪一个更能提高处理器速度,为什么? （8.8习题）
指令流水就是改变各条指令按顺序串行执行的规则，使机器在执行上一条指令的同时，取出下一条指令，下图（a）和（b）分别是指令的二级流水和四级流水示意图。
把指令周期划分得更细，使更多的指令在同一时间内执行，更能提高处理器速度，故四级流水比二级流水的处理速度高。
9、 为什么说超长指令字比超标量更能提高并行处理能力? （8.13习题）
超长指令字技术和超标量技术都是采用多条指令在多个处理部件中并行处理的体系结构，在一个时钟周期内能流出多少指令。
但超标量的指令来自同一标准的指令流，超长指令字则由编译程序在编译时挖掘出指令间潜在的并行性后，把多条能并行操作的指令组合成一条具有多个操作码字段的超长指令，由这条超长指令控制超长指令字机中多个独立工作的功能部件，由每个操作码字段控制一个功能部件，相当于同时执行多条指令，所以超长指令字技术比超标另具有更高的并行处理能力。
《第九章控制单元》
1、 完成一条指令分4个工作周期
取指周期
间址周期
执行周期
中断周期
2、 执行周期★★★★★
- 非访存指令：
- CLA：清除累加器指令，0—>ACC
- COM：累加器取反指令
- SHR：算数右移一位指令
- CSL：循环左移一位指令
- STP：停机指令，0-->G
2.访存指令：
(1) ADD X：加法指令
(2) STA X ：存数指令
(3) LDA X ：取数指令
3. 条件转移指令：
1）JMP X：无条件转移
2）BAN X：无条件转移
3、 什么是指令周期、机器周期、时钟周期？三者有何关系（课后题）
指令周期：CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。
机器周期：所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。
时钟周期：机器主频的倒数也可称为节拍，它是控制计算机操作的最小单位时间。
关系：一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。
4、设CPU内有这些部件:PC、IR、MAR、MDR、AC、CU。（课后题9.1）
(1)写出取指周期的全部微操作。
(2)写出减法指令“SUB X”、取数指令“LDA X”、存数指令“STA X”(X均为主存地址)在执行阶段所需全部微操作。
(3)当上述指令为间接寻址时,写出执行这些指令所需的全部微操作
答:
(1)不论什么指令，取指周期都需有下列微操作：
PC→MAR
I→R
M(MAR)→MDR
MDR−IR
OP(IR)→CU
(PC)+1→PC
(2)①减法指令SUB X执行阶段所需的全部微操作:
Ad(IR)→MAR
I→R
M(MAR)→MDR
(ACC)−(MDR)→ACC
②取数指令LAD X执行阶段所需的全部微操作
Ad(IR)→MAR
I→R
M(MAR)→MDR
MDR→ACC
③存数指令 STA X执行阶段所需的全部微操作
Ad(IR)→MAR
I→W
ACC−MDR
MDR→M(MAR)
(3)当上述指令为间接寻址时，需增加间址周期的微操作。这三条指令在间址周期的微操作相同，即
Ad(IR)→MAR
I→R
M(MAR)→MDR
进入执行周期，三条指令的第一个微操作均为M D R → M A R ( 有效地址送 M A R ) MDR→MAR(有效地址送MAR)MDR→MAR(有效地址送MAR)，其余微操作不变。
5、控制单元的功能是什么?其输入受什么控制?（课后题9.2）
答：
控制单元的主要功能是发出各种不同的控制信号。
其输入受时钟信号、指令寄存器的操作码字段、标志和来自系统总线的控制信号的控制。
6、什么是指令周期、机器周期和时钟周期?三者有何关系?（课后题9.3）★★★
答：
指令周期：CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。
机器周期：所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。
时钟周期：机器主频的倒数也可称为节拍，它是控制计算机操作的最小单位时间。
一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
