分享一下我老师大神的人工智能教程!零基础,通俗易懂!http://blog.csdn.net/jiangjunshow
也欢迎大家转载本篇文章。分享知识,造福人民,实现我们中华民族伟大复兴!
【 声明:版权所有,欢迎转载,请勿用于商业用途。 联系信箱:feixiaoxing @163.com】
在前面的一篇博客中,我们说到可以使用modelsim对verilog进行测试和仿真。事实上,还有很多开源的工具可以使用,比如说iverilog+gtkwave,大家如果有兴趣,可以在网上查找相关的内容。现在的芯片设计越来越复杂,如果按照基本的门电路设计,那么效率是非常低的。恰当地使用硬件描述语言,可以有效地提高我们工作效率。同时,如果深入了解了verilog,对于我们了解芯片的设计流程也非常有益。在购物网站上,有这么一本书,书名为《计算机原理与设计-Verilog HDL版》,它从另外一个角度帮我们描述了计算机到底是怎么一回事,个人感觉内容非常好,也非常实在。
当然,回到今天的内容。有过软件开发经验的朋友都知道,我们编写代码的时候经常需要编写测试用例对代码功能进行测试。其实编写verilog代码也是一样的。最简单的verilog代码也需要两部分