- 博客(0)
- 资源 (14)
- 收藏
- 关注
RSS订阅1800-2017 - IEEE Standard for SystemVerilog--Unified Hardware Design.pdf
SystemVerilog IEEE的标准
2021-07-06
What’s Next for SystemVerilog in the upcoming IEEE 2023 standard
What’s Next for SystemVerilog in the upcoming IEEE 2023 standard
2024-03-20
SystemVerilog Style Guide - systemverilog.pdf
SystemVerilog Style Guide - systemverilog.pdf
2024-03-08
UVM中处理复位信号的参考代码
复位存在于每一个UVM验证环境中，简单的同时，也是我们最容易忽略的功能点。在验证环境中，通常复位信号的处理，就是在top顶层产生时钟时，做一个复位的动作。这样做的好处是简单，但是如果我们想在仿真过程中，加入一个复位的动作，实现起来就比较麻烦，对于接口上，复位后驱动的复位值，也难以实现。
本文主要介绍一种通用的方法，专门用来处理复位，具备很好的移植性，复用性，使用起来也非常方便，将复位相关的内容，单独拿出来处理，能够解决常规验证环境中，无法中间加入复位动作的痛点。
2022-09-08
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人