计算机组成原理复习题

判断题

1）Cache是内存的一部分，可由指令直接访问。（×）

：Cache不是内存的一部分，它可由指令直接访问。

2）引入虚拟存储器系统的目的是为了加快外存的存取速度。（×）

：Cache使用的目的是解决CPU和主存之间的速度匹配问题；虚拟存储器使用的目的是解决内存空间不足的问题。

3）多体交叉存储器主要解决扩充容量问题。（×）

：多体交叉存储器：是在不提高存储器速率、不扩展数据总线位数的前提下，通过存储芯片的交叉组织，提高CPU单位时间内访问的数据量，从而缓解快速的CPU与慢速的主存之间的速度差异而提出的。多体交叉存储器是由多个独立的、容量相同的存储模块构成的多体模块存储器。它解决的主要问题是提高主存储器的数据传输率。

4）计算机中存储器是数据传送中心，但访问存储器的请求是有CPU或I/O所发出的。 （√）

5）多体交叉存储器主要解决提高主存储器数据传输率。（√）

6）Cache功能全由硬件实现。（√）

7）Cache中的内容应与主存储器的相应单元内容保持一致。（√）

8）兼容机之间的指令系统是相同的，但硬件实现方法可以不同。（√）

9）系列机中不同型号计算机，保持软件向上兼容特点。（√）

10）RISC的主要目标是减少指令数，降低软硬件开销。（√）

11）DMA控制器和CPU可以同时使用总线。（×）

：总线不能被同时使用，是分时使用。

12）所有数据传送方式都必须由CPU控制。（×）

：不懂。数据传送方式有

13）外部设备一旦申请中断，便能立即得到CPU响应。（×）

：一个中断请求在同时具备下列两个条件时，才有可能得到CPU响应：①该中断源未被屏蔽；②该中断请求在当前所有中断请求中级别最高。

14）I/O设备编址方式分为单独编址和存储器映射两种。（√）

15）DMA设备的中断级别比其他外设高，否则可能引起数据丢失。（√）

14）中断方式一般适用于随机出现的服务。（√）

15）中断屏蔽技术是用中断屏蔽寄存器对中断请求线进行屏控制，只有多级中断系统才能采用中断屏蔽技术。（×）

：不懂只有多级中断系统才能采用中断屏蔽技术。中断屏蔽技术主要用于多级中断系统

16）动态RAM和静态RAM都是易失性半导体存储器。（√）

17）因为动态存储器是破坏性读出，所以必须不断刷新。（×）

：不是因为是破坏性读出而必须刷新，静态RAM也是但不用刷新。DRAM是动态随机存储内存，需要定期刷新； SRAM是静态随机存取内存，不需要刷新电路即能保存它内部存储的数据；ROM是只读内存，对用户来说是只读而不能写的。只能有计算机生产厂商用特殊方式写入一些重要的软件和数据，如引导程序、监控程序等，断电后，其内容不会丢失。

18）一般情况下，ROM和RAM在存储体中是统一编址的。（√）

19）内存和外存都能直接向CPU提供数据。（×）

：内存容量小、速度快、能和CPU直接交换数据，而外存容量大，速度慢，不能和CPU直接交换数据，只能间接交换数据。

20）一个指令周期由若干个机器周期组成。（√）

21）与微程序控制器相比，组合逻辑控制器的速度较快。（√）

22）引入虚拟存储系统的目的是提高存储速度。（×）

：同题2）

23）DMA方式进行外设与主机交换信息时，不需要向主机发出中断请求。（×）

：找到的答案是对

24）CPU以外的设备都称外部设备。（×）

：外部设备一般指电脑基本功能以外的，CPU\内存硬盘、显卡这些不属于外部设备，像打印机、手绘板等这些属于外部设备。

25）奇偶校验可以纠正代码中出现的错误。（×）

：奇偶校验只能检测出错误而无法对其进行修正，同时虽然双位同时发生错误的概率相当低，但奇偶校验却无法检测出双位错误。

26）用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。（√）

27）CPU访问存储器的时间是由存储器的容量决定的，存储容量越大，访问存储器所需的时间越长。（×）

：应该有其他原因比如存储器的的带宽、字长和存储周期。

28）主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。（×）

：不可能预先安排

29）时序电路用来产生各种时序信号，以保证整个计算机协调地工作。（√）

30）在CPU运行主程序时，接受到非预期的中断请求，CPU暂停现行工作转向为中断请求服务，待服务完毕后回到住程序继续执行。（√）

31）冯•诺伊曼机工作方式的基本特点是按地址访问并顺序执行指令。（√）

32）总线中地址线的作用是用于选择指定存储器单元和I/O设备接口电路的地址。（√）

33）总线的异步通信方式是不采用时钟信号，只采用握手信号。（√）

34）变址寻址方式中，操作数的有效地址是变址寄存器内容加上形式地址。（√）

35）在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于同步控制。（√）

36）微程序控制器比硬连线控制器更加灵活。（√）

37）一个更高级的中断请求一定可以中断另一个中断处理程序的执行。（×）

：如果CPU处于关中断状态，或者更高级的中断源被屏蔽，则优先级高的中断源就不能中断另一个正在执行的中断处理程序。

38）DMA的数据传送不需CPU控制。（√）

39）DMA和CPU必须分时使用总线。（√）

40）垂直型微指令的特点是采用微操作码。（√）

41）在指令长度相同的情况下，所有指令的取指操作都是相同的。（√）

42）指令周期的第一个操作是取指令。（√）

43）为了进行取指令操作，控制器需要得到相应的指令。（√）

44）取指令操作是控制器自动进行的。（√）

45）微程序控制器比硬连线控制器更加灵活。（√）

46）指令周期的第一个操作是取数据。（×）

：是取指令

47）控制器产生的所有控制信号称为微指令。（×）

：一个微指令是一组并发的控制信号（微命令）

48）微处理器的程序称为微程序。（×）

：微程序是由若干条微指令组成的序列

49）采用微程序控制器的处理器称为微处理器。（×）

：微处理器是由一片或少数几片大规模集成电路组成的中央处理器

50）决定计算机运算精度的主要技术指标是计算机的字长。（√）

51）取指令操作是控制器固有的功能，不需要在操作码控制下完成。（√）

52）一个指令周期由若干个机器周期组成。（√）

53）在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短。（√）

54）半导体RAM是易失性RAM，而静态RAM只有在电源不掉电时，所存信息是不易失的。（√）

55）虚存中每次访问一个虚拟地址，至少要访问两次主存。（×）

：看方式，段页式是三次；分页，分段是二次

56）ROM和RAM都是随机存取存储器。（√）

57）磁盘的盘面号和磁头号、磁道号都是一回事。（×）

：盘面号（磁头号）：0～M-1；（由于一个盘面上只有一个磁头，所以盘面号也叫作磁头号） 柱面号（磁道号）：0～L-1；（磁道编号通常是从外沿向内进行编号）