ARM
南方铁匠
在深度学习和体系结构熔炉的铁匠
展开
-
AMBA ACE Protocol Chapter1
C1.2.2 Coherency ModelCache line被定义为连续的byte,并且起始地址与cache line的size align;没有必要持续维护memory的更新。当Shareable状态的数据不再被保存在cache时,保存到memory中即可ace protocol允许master决定cache line是唯一的一份还是其他的master也有拷贝:如果是唯一的,master可以...原创 2018-06-20 22:30:47 · 6069 阅读 · 0 评论 -
ACE Protocol Chapter C4
C4.3 不同transaction导致的state变化state可能会被以下影响:1. 传输类型;2. 在AR通道上的读响应;3. 是否master支持外部的snoop filter;4. 是否master指定的预测读;如果传输读响应返回PassDirty,则cache line一定要变为dirty状态。PassDirty在以下状态使能:1. ReadNotSharedDirty2. ReadS...原创 2018-06-25 23:16:43 · 1848 阅读 · 0 评论