（转）Cache的一致性问题

最新推荐文章于 2024-04-11 05:09:43 发布
最新推荐文章于 2024-04-11 05:09:43 发布
阅读量1.2k 收藏 1
点赞数
分类专栏： 计算机体系结构 文章标签： cache
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hivivi/article/details/6698033
版权
本文探讨了Cache与主存可能出现不一致的情况，源于CPU写Cache未立即写主存及I/O设备对主存的写入。针对这一问题，提出了全写法（Write Through）和写回法（Write Back）两种策略。全写法保证了高可靠性但无法提升写操作速度，而写回法则能提高速度但可能导致可靠性下降和复杂的控制操作。
摘要由CSDN通过智能技术生成
 Cache的一致性问题

　　Cache的内容是主存内容的一部分，是主存的副本，内容应该与主存一致。由于：
　　(1) CPU写Cache，没有立即写主存；
　　(2) I/O处理机或I/O设备写主存。
　　从而造成Cache与主存内容的不一致，如图2.3.8所示。

最低0.47元/天 解锁文章
hivivi
关注
专栏目录
《大话处理器》Cache一致性协议之MESI
木兮清扬的博客
07-18 5万+
Cache一致性协议之MESI           处理器上有一套完整的协议，来保证Cache一致性。比较经典的Cache一致性协议当属MESI协议，奔腾处理器有使用它，很多其他的处理器都是使用它的变种。 单核Cache中每个Cache line有2个标志：dirty和val
Cache 一致性
zhuisuitong6951的博客
06-16 1万+
Write invalidate提供了实现Cache一致性的简单思想，处理器上会有一套完整的协议，来保证Cache一致性。比较经典的Cache一致性协议当属MESI协议，奔腾处理器有使用它，很多其他的处理器都是使用它的变种。 单核处理器Cache中每个Cache line有2个标志：dirty和valid标志，它们很好的描述了Cache和Memory(内存)之间的数据关系(数据是否有效，数据是否被...
cache缓存一致性
zhongzhenxing7961的博客
11-28 1000
cache缓存一致性
Cache与一致性
gzxb1995的博客
05-28 1270
目录前言1 相关书籍分享2 高质量的网络资料分享2.1 一个高质量的知乎专栏3 知识点摘记3.1 VIPT Cache的歧义和别名问题3.1.1 VIPT Cache不存在歧义3.1.2 VIPT Cache的别名问题与解决方案参考文献 前言 对于Cache、Cache一致性、内存一致性、内存屏障、原子操作等话题，涉及到很多处理器体系结构的细节，比较难懂。本文不会系统的分析这些问题，一是水平有限，二是工作量太大，三是目前已经有相关的高质量书籍和网络资料。所以本文着力收集一些相关话题的高质量的资料，并分享出来
关于Cache一致性
chocolate in my cup
01-10 1381
<br />总算是把Hennessy&Patterson的多处理器和线程级并行拿下了，由于多处理器领域的问题多多，很多也没有一个统一的解决标准，所以关于这一领域两位大师主要是把研究集中在了Cache一致性上，也就是如何保证多核间共享的数据可以保持一致。<br />总体上分为两种策略：1. snooping--监听策略，2. Directory based--基于目录<br />在我们分析两种策略前，先明白几个问题，首先我们要知道我们的，目标是什么？系统模型是什么？<br />1.模型与需求<br />系统模
STM32 L1Cache一致性探讨笔记
01-11
Cache一致性问题 在某些情况下，缓存系统需要确保CPU核心和主内存之间共享数据的一致性。当使用DMA（直接内存访问）进行数据传输时，尤其要注意。因为DMA可以直接访问主内存，如果CPU缓存中有数据的副本，且这些...
多Cache一致性__目录协议模拟器使用方法1
08-03
多Cache一致性目录协议模拟器是一种用于理解分布式存储系统中Cache一致性问题的工具，它通过动画方式模拟了四个CPU（A、B、C、D）在访问内存时的情况。每个CPU都配备了一个包含4个块的Cache，而全局的分布式存储器...
DSP6678 cache一致性总结与实例
02-15
关于DSP6678 cache相关总结，包括一致性，cache结构，cache一致性操作等内容。
Linux驱动中的DMA和Cache一致性问题
03-03
在DMA机制中，有两类主要的Cache一致性问题：流式DMA（streaming DMA）和一致性DMA（coherent DMA）。流式DMA通常用于需要大量数据传输的场合，它不考虑Cache一致性，传输速度较快，但数据的一致性需要由软件开发者...
例说STM32F7高速缓存——Cache一致性问题（三）
热门推荐
程序员「阿基米东」的编程之旅
11-03 1万+
3. Cache 一致性问题3.1 什么是 cache 一致性问题　　所谓的 Cache 一致性问题， 主要指的是由于 D-cache 存在时，表现在有多个 Host（典型的如 MCU 的 Core， DMA 等）访问同一块内存时， 由于数据会缓存在 D-cache 中而没有更新实际的物理内存。 　　在实际应用中，有以下两种情况： 　　第一种情况是当有写物理内存的指令时，Core 会先去更新相应
Cache 工作原理、Cache 一致性，你想知道的都在这里
最新发布
2401_84166376的博客
04-11 1378
Cache 在计算机体系架构中有非常重要的地位，本文讲了 Cache中最主要的内容，具体细节可以再根据某个点深入研究。往期推荐绝了！“修仙模式”学编程是什么体验？年入200万的华人程序员，过了30岁就成傻逼了？浪潮的加班标语炸了，这是顶风作案？网传：1月加班87小时还要扣工资？自我介绍一下，小编13年上海交大毕业，曾经在小公司待过，也去过华为、OPPO等大厂，18年进入阿里一直到现在。深知大多数Java工程师，想要提升技能，往往是自己摸索成长或者是报班学习，但对于培训机构动则几千的学费，着实压力不小。
缓存一致性（Cache Coherency）入门
caianye的专栏
09-30 2247
本文是RAD Game Tools程序员Fabian “ryg” Giesen在其博客上发表的《Cache coherency primer》一文的翻译，经作者许可分享至InfoQ中文站。该系列共有两篇，本文系第一篇。 我计划写一些关于多核场景下数据组织的文章。写了第一篇，但我很快意识到有大量的基础知识我首先需要讲一下。在本文中，我就尝试阐述这些知识。 缓存（Cache） 本文是
cache 一致性与访问原理
老鹰不捉小鸡
11-17 2647
访问原理
Cache 缓存一致性
jun522450654的专栏
01-07 1134
就硬件而言，CPU、芯片、处理器、内存、总线、磁盘等等，构成了一台电脑，当电脑运行一个程序的时候，需要从磁盘读到主内存，主内存再到缓存，最后交由CPU执行。 随着现在的多核处理器的发展，运算的速度是越来越快，但是在运算的同时，也要遇到缓存一致性的问题，简单来说，多核处理器，每个核上有个多个处理器，每个处理器上又有着Cache高速缓存，C0,C1,C2, 从主内存当中读取一个变量，如果C0更改了这...
Cache（三）：cache的常见名词与Cache一致性问题简介
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
12-12 3669
虽然使用cache带来了很大的性能提升，但它也有副作用。最常见的一个问题就是cache一致性问题。本笔记会简单介绍cache一致性问题发生的原因。先来看一个简单的双核心，3级缓存的结构：如上图所示，Core0和Core1有分开的L1指令和数据cache和一个L2缓存。所有Core共享一个L3缓存。
（转）Tomasulo算法与记分牌调度算法
hivivi的专栏
08-18 7779
Tomasulo算法与记分牌调度算法 一流水线的静态调度与动态调度 提高流水线的效率 指令流水线的执行方式会产生流水线的冲突和保护 1 对寄存器访问的竞争是影响流水线保护和延迟的主要原因。 如果出现要对某寄存器读取／写入的时候， 前一指令
Cache一致性问题
12-14
Cache一致性问题是指多个处理器或者处理器核心共享同一块内存区域时，由于缓存的存在，可能会导致数据不一致的问题。当一个处理器修改了内存中的某个数据块时，其他处理器缓存中的该数据块就会变得过期，但是其他处理器并不知道这个变化，这就导致了数据不一致的问题。 解决Cache一致性问题的方法有很多，其中最常用的方法是使用缓存一致性协议。常见的缓存一致性协议有MSI、MESI、MOESI等。这些协议通过在缓存之间进行通信，保证了缓存中的数据的一致性。 下面是一个使用MESI协议解决Cache一致性问题的例子： ```python # 使用Python模拟MESI协议 class Cache: def __init__(self): self.data = None self.state = 'I' # 初始状态为无效状态 def read(self): if self.state == 'I': # 从主存中读取数据 self.data = main_memory.read() self.state = 'S' # 修改状态为共享状态 return self.data def write(self, data): if self.state == 'I': # 从主存中读取数据 self.data = main_memory.read() self.state = 'M' # 修改状态为修改状态 self.data = data def flush(self): if self.state == 'M': # 将数据写回主存 main_memory.write(self.data) self.state = 'I' # 修改状态为无效状态 class MainMemory: def __init__(self): self.data = None def read(self): return self.data def write(self, data): self.data = data # 初始化缓存和主存 cache1 = Cache() cache2 = Cache() main_memory = MainMemory() # 从cache1中读取数据 data1 = cache1.read() # 从cache2中读取数据 data2 = cache2.read() # 修改cache1中的数据 cache1.write('new data') # 从cache2中再次读取数据 data2 = cache2.read() # 将cache1中的数据写回主存 cache1.flush() # 从cache2中再次读取数据 data2 = cache2.read() ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值