CL(CAS Latency) CAS的延迟时间,纵向地址脉冲的反应时间,一定频率下衡量不同规范的内存
DDR333内存存取时间6ns,主板BIOS中将CL设置为2.5
提高内存时钟频率提高DDR性能,更近一步降低CAS延迟时间
列的数据会比较常被存取,所以RAS-to-CAS发生几率大,读取的时间增多。有时候同时发生读取大量数据的情形,在这种情况下,相邻的内存数据会一次读取出来,CAS延时时间只发生一次。
目前CPU运行速度超过内存数据传输速度很多,因此很多情况下CPU需要等待内存提供数据,常说的“CPU等待时间”
DDR333内存存取时间6ns,主板BIOS中将CL设置为2.5
提高内存时钟频率提高DDR性能,更近一步降低CAS延迟时间
列的数据会比较常被存取,所以RAS-to-CAS发生几率大,读取的时间增多。有时候同时发生读取大量数据的情形,在这种情况下,相邻的内存数据会一次读取出来,CAS延时时间只发生一次。
目前CPU运行速度超过内存数据传输速度很多,因此很多情况下CPU需要等待内存提供数据,常说的“CPU等待时间”