- 博客(4)
- 收藏
- 关注
原创 HDL Bits ——Count clock 2023/4/8(第一版)
input clk,input ena,output pm,endmoduleinput ena,if(reset)q <= 8'h0;else beginelseendelseendendendendmoduleinput ena,output pm,q <= 8'h12;pm <= 0;end。
2023-04-08 23:31:40 86 1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人